JPH04100497A - マルチプロセッサを用いた交換制御方式 - Google Patents

マルチプロセッサを用いた交換制御方式

Info

Publication number
JPH04100497A
JPH04100497A JP2218764A JP21876490A JPH04100497A JP H04100497 A JPH04100497 A JP H04100497A JP 2218764 A JP2218764 A JP 2218764A JP 21876490 A JP21876490 A JP 21876490A JP H04100497 A JPH04100497 A JP H04100497A
Authority
JP
Japan
Prior art keywords
line
processor
line setting
setting
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2218764A
Other languages
English (en)
Other versions
JP3083540B2 (ja
Inventor
Yoshiaki Osaki
善朗 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21876490A priority Critical patent/JP3083540B2/ja
Priority to CA 2049476 priority patent/CA2049476C/en
Publication of JPH04100497A publication Critical patent/JPH04100497A/ja
Priority to US08/415,748 priority patent/US5657449A/en
Application granted granted Critical
Publication of JP3083540B2 publication Critical patent/JP3083540B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/256Routing or path finding in ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/253Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255Control mechanisms for ATM switching fabrics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/5455Multi-processor, parallelism, distributed systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3009Header conversion, routing tables or routing tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明はマルチプロセッサを用いた交換制御方式に関
する。
(従来の技術) 第13図は、従来の交換システムの制御系を含めた構成
をブロック図で示したものである。この従来の交換シス
テムは、端末1−1〜1−mを有しており、これら端末
1−1〜1−mは、それぞれ回線インタフェース2−1
〜2−mを介して主スイッチ3に接続されている。また
、トランク回線5−1〜5−pがトランク回線インタフ
ェース4−1〜4−pをそれぞれ介して主スイッチ3に
接続されている。そして、回線制御のために、回線イン
タフェース2−1〜2−m−2はハス6、サブプロセッ
サ7、ハス10を介してメインプロセッサ11に接続さ
れ、回線インタフェース2−1〜2−m〜1.2−mお
よびをトランク回線インタフェース4−]〜4〜pはハ
ス8、サブプロセッサ9、パス10を介[7てメインプ
ロセッサ11に接続される。
このように従来の交換システムはある回線設定のための
プロセッサを見てみると、それは回線の設定を行うべき
プロセッサがあらかしめ固定的に決定されている構成と
なっており、回線から人力される回線対応の回線設定信
号は、上記ハスを通り接続されるプロセンサに対して固
定的に転送される。
したがって、回線の負荷のバランスか均等でない場合に
は、あらかしめそれなりに回線対応のプロセッサを割り
当てる必要があった。
また、回線の増設等を行う場合には、余剰能力のあるプ
ロセンサを管理者か把握していて、そのプロセッサに対
して回線設定信号が流れるように物理的に構成を考える
必要かあった。
これは、回線の物理的な位置を自由に決定することか不
可能である事を意味し、プロセッサの事情により、接続
可能な回線位置が決定されてしまうという問題かあった
このため、各回線毎に電話機のような物理的なユーザ端
末か固定的に1台接続されている場合には、回線数によ
ってプロセッサにかかる回線設定処理負荷か決定される
ので、このような制約があった場合でもある程度物理的
な制約とのバランスかとれる可能性かあるが、回線の先
にさらにPBXのようなブランチ型の端末が接続される
場合には、回線の物理的な数と、その回線に対してかか
る回線設定のための負荷かアンバランスとなり、このよ
うなプロセッサの物理的な制約が存在する場合には、効
率的な交換システムが構築できなくなるという問題かあ
った。
近年、光ファイバ等の技術革新にともない、回線の広帯
域化か進んできており、1つの広帯域物理回線を時間多
重や、統計多重により複数の物理的な回線として使用す
ることが多くなってきている。このため物理回線数と、
それらの回線に対応する回線設定処理負荷のアンバラン
スは、ますます大きくなってくることが予想され、上記
問題もますます大きなものとなることか予想される。
特に、近年、国際標準機関であるCCITTて研究され
ているATM (非同期伝送モード)方式を用いた場合
には、広帯域通信の伝送路を、統計多重方式で論理多重
することにより、各論理回線の使用帯域がフレキシブル
に設定できるような構成としているため、その物理回線
でいったいどの程度の回線設定信号か発生するのが、は
とんど予測できないような状態である。
このため、前述のような、回線対応に固定的にプロセッ
サを割り当てるという方式を用いたシステムでは、プロ
セッサの処理リソースを適切に割り当てることが困難と
なる。
さらに、このような構成を取ったシステムでは、交換シ
ステム内の情報を常に1台の集中プロセッサが管理して
いることが多く、回線設定処理負荷かまずます増大する
現状では、集中プロセッサの負荷か非常に高くなり、そ
のための高能力のプロセッサか要求されるという問題か
ある。
(発明か解決しようとする課題) 上述のごとく、従来の交換システムの制御方式に於いて
は、回線対応に回線設定処理プロセッサの負荷をあらか
しめ決定し、使用しているため、システムの増減設にお
いては、回線の物理位置を、保守者か意識する必要かあ
り、またシステムによっては物理的に接続(増設)可能
な回線の物理位置か限定されてしまうという問題かあっ
た。
また、物理回線が広帯域化し、その回線内を統射的に、
フレキシブルに論理多重し、使用するようなこれからの
通信の状況をふまえた場合には、回線対応に負荷か限定
できないため、回線対応に、物理的に処理リソースを割
り当てるこのような従来の構造では、各回線毎に非常に
能力の高いプロセッサを用意しなければならないという
問題点があった。またこのため、システムとしては、コ
スト高になってしまうという問題点があった。
この発明は、この問題点を除去し、回線毎に回線設定処
理の負荷かアンバランスである場合にも、システム内の
回線設定処理プロセッサにががる負荷か均等に分散され
、かつ無駄なく使用される交換システムの制御方式を提
供することを目的とする。つまり、システムの規模に応
したプロセッサを用意することて、システム全体の制御
が可能な、交換システムの制御方式を提供することを目
的とする。
また、同時にシステムの増減設の際にも、保守者がシス
テムの物理的な回線に対応する回線設定処理負荷の分散
を考慮しなくてよい交換システムの制御方式を提供する
ことを目的とする。
〔発明の構成〕
(課題を解決するための手段) この発明は、上述の目的を達成するために、交換システ
ムに複数の回線設定処理を行うプロセッサと、これらの
複数の回線設定処理プロセッサに対して、各回線からの
回線設定信号パスを接続する処理を行う、回線設定信号
パス管理プロセッサを1つ用意し、また同線対応に、回
線が起動状態か停止状態かを判定し、起動状態になった
場合にはこれを回線設定信号パス管理プロセッサに通知
する、回線インタフェースを用意し、回線設定信号パス
管理プロセッサは、回線設定処理プロセッサのそれぞれ
の負荷から、起動された回線の、回線設定信号パスをど
の回線設定処理プロセッサに接続すれば良いかを決定し
、この判定に基づいてこれらの回線設定信号パスと、適
当な回線設定処理プロセッサを接続するためのスイッチ
を用意し、上記各プロセッサ(複数の回線設定処理プロ
セッサ、回線設定信号パス管理プロセッサ)間で、制御
情報を交換するための、プロセッサ間スイッチを用意し
、また上記スイッチを介し、回線設定信号パス管理プロ
セッサ、及び他の回線設定処理プロセッサとの間で必要
な情報の通信を行い、新たな回線設定処理プロセッサを
追加する場合でも、保守者が複雑な負荷見積を行わずと
も可能な構成を取ることにより構成される。
(作用) この発明では、回線対応に回線設定処理プロセッサを配
置するのではなく、回線が起動された段階で、その回線
の回線設定処理を行うブロモ、。
すを、複数プロセッサの中から、それらの負荷の状態に
よって割り当てるため、従来の構成の交換システムのよ
うな、回線対応に物理的に処理プロセッサを割り当てる
構成のシステムにおいて、プロセッサにかかる負荷を、
回線か接続される物理的な位置から計算し、そこで決定
された回線を限定して使用するようなことをしなくても
、システムを構築することかできる。
また、新たに回線を増設する場合でも同様に、回線ノ物
理的位置と、ブロモ・ンサにかかる負荷を見積もらなく
ても、自由に、空いている回線インタフェースに端末を
接続し、回線を起動状態にすることができる。
また、広帯域通信で利用されるATMのような物理回線
内を統計多重し、複数の論理回線として使用する場合で
も、回線の物理的な接続位置によらずに、その回線内に
生しる回線設定処理負荷に応じて、プロセッサを任意に
割り当てることかできる。
従って、交換システムとしては、規模に応じた適切な量
のプロセッサを用意することて、無駄無く、コスト高と
ならないものを提供できる。
またシステムの、増減設時も、システム全体の基本構成
を変更したり、システムを停止せずに、必要な能力に応
じた、必要なリソースを追加することにより、システム
アップを図ることが可能なシステムを提供することがで
きる。
(実施例) 以下、第1図から、第12図を用いてこの発明の一実施
例に付いて説明する。
この発明は特に、回線毎に対応する、回線設定処理の負
荷か大きく変化するようなシステム、すなわち、物理回
線が広帯域の容量を持ち、その回線内を統計的に複数の
論理回線として使用するような場合に特に効果があり、
以下ではCCITTで研究されているATM伝送・交換
方式を用いた場合を実施例として上げて説明を行う。
但し、この発明においては、これに類似するシステムで
あれば適用がriJ能であり、特にATVを用いたシス
テムに限るものではない。
第1図は、この発明か適用される交換システムの全体構
成を示したブロック図である。この交換システムは、m
個の端末101−1〜1 (11−mを有しており、こ
れら端末101−1〜101−mは、それぞれ回線イン
タフェース101−1〜102〜mを介して主スイッチ
103に接続されている。また、1本のトランク回線1
05−1〜105−pかトランク回線インタフェース1
04−1〜104−pをそれぞれ介して主スイッチ10
3に接続されている。
ここで、この交換システムは前述したようにATM伝送
方式を用いたシステムの場合に付いて説明しているので
、端末101−1〜101−mから送出される情報は全
てセルと呼ばれる類バケットである。物理伝送路内はこ
の短パケットのヘッダ部分のアドレスを変えることによ
り、複数の論理チャネルを構成する。端末1.01−1
〜101−mは電話のような現在通常用いられているよ
うな端末も存在するが、例えば電話とファクスが同時に
使用できるような端末、あるいはテレビ電話のように、
音声と画像が同時に接続できるような端末も存在する。
また電話、ファクス、データ端末、の各機能を持ち合わ
せ、ユーザが好みゃ必要に応し、これらのメディアを同
時に、あるいは必要に応じて必要なメディアのみを使用
することが可能な端末も存在する。
また端末101−3に示すような、PBXのような端末
も存在し、この場合にはPBXの先の電話端末110か
らこの交換システム経由の回線設定がある場合、それぞ
れ毎にこの交換システムが回線設定を行うことになる。
このように、この発明の対象とする交換システムでは、
物理回線は1っであっても、その回線に対応して発生す
る回線設定処理は1っであるとは限らず、回線の数さ、
回線設定処理負荷は必ずしも一致していない。
主スイッチ103は、端末101−1〜101m間の接
続、端末101−1〜101− mとトランク回線10
5−1〜1.05− p間の接続を行い、任意点間の通
信を可能とする。ただしこの実施例では、ATM方式の
場合を例として上げているため、タイムスインチのよう
に、外部からの1つの制御信号によって設定を行うもの
ではなく、発着の回線インタフェース上のセルヘッダヲ
変換するテーブルを設定するといった、2アクシヨンの
処理によって実現される。
また、トランク回線105−1〜105−pにおいても
前記の説明のように、ATM多重され使用されている。
つまり回線内は、様々な帯域の大きさを持つ信号か流れ
ており、ある場合には広帯域な通信を比較的小量設定す
ることも可能であれば、またある場合には比較的帯域の
小さな通信(現在の音声通信であるとが、データ通信の
ような)を非常にたくさん設定することも可能である。
このため、この回線を介して隣接の交換システムから要
求される回線設定要求の数は、この回線の容量とは必ず
しも一致していない。
主スイッチ103には、回線106を介してプロセンサ
間スインチ107が接続され、このプロセッサ間スイン
チ107には、n個の回線設定処理プロセッサ1.08
−1〜108−nおよび回線設定信号パス管理プロセッ
サ1o9が接続される。
各回線対応の1(11線設定情報の信号は、前述の端末
1 ()]、 −1〜101− mから発生し、端末1
011〜101−mの接続される回線を介して回線イン
タフェース102−1〜102−mに到着する。回線イ
ンタフェース1.02−1〜102−mでは、主スイッ
チ103で必要なルーチング(ルーチングタグ)情報等
の付与を、該信号が転送されてきた論理チャネルに対応
づけて行うが、この情報は、該回線が起動状態になった
際に、回線設定信号パス管理プロセッサ1−09との情
報交換の結果、設定されたものである。さらにこの信号
は主スイッチ103および回線106を経由し、上記あ
らかじめ設定されたルーチングタグの値に従って、回線
設定処理プロセッサ108−1〜108−nに到着する
ここで延べたルーチンクタグが、あらかしめとのように
設定されているかについて、以下に説明する。
回線設定信号パス管理プロセッサ109は、システムの
立ち上かり時、および回線が起動状態になったときに、
複数の回線設定処理プロセッサ108−1〜108nの
中から負荷的に適切なものを選択する。 また、この際
、回線インタフェース102−1〜102−mから転送
される情報を元に、その回線インタフェースが接続され
ている回線の回線設定信号パスを、この選択した回線設
定処理プロセッサ108に接続する機能を持つ。
この接続の具体的な処理としては、回線インタフェース
102−1〜102−m内のルーチンゲタグチ−プルの
設定、および回線設定処理プロセッサ108−1〜10
8−n内のユーザ情報の設定である。
プロセッサ間スイッチ1.07は、任意のプロセッサ1
08−1〜108− n 、 109間で必要す情報を
交換することを可能にする。このブロセッサ108−1
〜1.08−n、109間で交換する情報を大きく分類
すると、以下の3つが上げられる。
1つは、回線設定処理プロセッサ108−1〜10g−
n間の回線設定時における回線設定信号である。
もう1つは、初期立ち上げ時、あるいは新たに回線が起
動状態となったとき、回線の回線設定信号パスと、回線
設定処理プロセッサ108−1〜108−nを接続する
ための制御信号である。
そして最後は、新たに回線設定処理プロセッサが追加さ
れた場合に、これか正常に動作するように、回線設定信
号パス管理プロセッサ109との間で交換される情報で
ある。
回線設定処理プロセッサ108−1〜]−08−nは、
上述のように設定された回線設定信号パスを介して人力
される回線設定情報を解析し、実際の回線設定処理を行
う。回線の設定処理としては、1)主スイッチの設定(
これは実際には、回線インタフェース内のルーチンゲタ
グチ−プルの設定である) 2)対応回線の使用状況の管理 3)接続先回線の設定処理ブロセ、ソサの決定である。
第2図は、回線設定処理プロセッサ108−1〜108
−nの内部構造を示した図である。ここには、回線設定
処理プロセッサ108−1〜108−nのうちの1つを
回線設定処理ブロセ、ソサ108として示l−でいる。
回線設定処理ブロセ1.す108は、端末101−1−
101−mからの回線設定信号かセルの形式で主スイッ
チ103、プロセッサ間接続スイッチ107を経由し、
転送されてくる。回線設定処理プロセッサ108に転送
されるセルはまずセル分配部201に入り、高速処理の
ため複数用意されたセル/Xントラ203に受は渡され
る。ここではセルのヘッダ内のVCIの値により振り分
けられる。セル/Sントラ203により人力用メモリ2
06に展開された情報は、制御ハス207を介してセル
分解/組立部215により処理され、フレームの形式で
、レイヤ2処理部209に引き渡される。ここでは、H
DLCプロトコル相当の誤り制御処理か行われる。そし
て誤りのないフレームであると確認されると、その上位
レイヤであるレイヤ3処理部210に引き渡される。レ
イヤ3処理部210は、受信したフレーム内の情報を解
析し、上位処理部である呼処理部に対し動作要求や表示
を行う。ここで説明したレイヤ2、レイヤ3のプロトコ
ルについては、例えばCCITTで勧告化されているQ
、921.。
Q、931が例としてあげられる。またこれに準するプ
ロトコルを使用することも可能である。但し、この発明
においては、回線設定のための処理を、主スイッチ10
3を中心として入側、出側回線2つの部分の処理に分散
し行う必要かある。回線設定部211、呼設定部212
はそれぞれ呼処理を行うものであるが、この実施例にお
いては、回線設定部21]において回線チャネルの設定
等に関する処理を行い、呼設定部212において回線に
接続されるユーザの通信の形態(ここではこれを呼とよ
ふこととする)を管理する処理を行い、呼設定処理を分
離する形態を取っている。
サービス制御部213は、基本的な接続処理以外の付加
的なサービスを行う部分である。ここでは他のプロセッ
サとの間で、情報の交換を行う必要かあるようなサービ
スもあり、このような情報は、前述のブロセノザ間交換
スイッチ107を介して交換される。
主プロセツサ208て解析された結果は、再びレイヤ3
処理部210、レイヤ2処理部209の処理を経由(2
、制御パス207、出力用メモリ205、セル送出ハン
ドラ204、セル送出部202を介して送出される。こ
こで、■内用メモリ205は、送出すべき情報を一時蓄
積するメモリであり、セル送t+1/・ントラ204は
、出力用メモリ205上の情報を1セル分の情報毎にセ
ル送出部202に転送する機能を有し、セル送出部20
2はセル送出ハンドラ204からのセルをプロセッサ間
スイッチ107に送出する機能を有する。
プロセッサ環境設定部214は、回線設定処理が割り当
てられる際に、回線設定信号パス管理ブロセッサ109
との間で、該回線対応の加入者情報を受は取ったり、他
の回線設定処理プロセッサの受は持つ回線の位置情報を
受は取ったりするために必要なプロセッサ内環境を設定
する機能を有する。この際の情報交換も、前述のプロセ
ッサ間スイッチ107によって行われるが、情報か多量
であることも予想されるので、第2図にに示すように、
レイヤ2処理部209を介して行われる。
また、制御パス217を介して主プロセツサ208に接
続されるローカルデータベース2〕6は呼設定処理プロ
セッサ1−08の制御に必要なローカルデータを記憶す
るものである。
第3図は、回線設定信号パス管理プロセッサの構造を示
す図である。セル分配部301は第2図に示したセル分
配部201と同様のものである。
また、セルハンドラ302は、第2図に示したセルハン
ドラ202、入力用メモリ304は第2図に示した人力
用メモリ204と同様の機能を有する。
第2図で説明したのと同様に、プロセッサ間スイッチ1
07を介して人力したセルは入力用メモリ304上に展
開され、制御パス310を介して、主プロセツサ305
の能力に応じたタイミングで人力メモリ304上で処理
される。主プロセツサ305ては、まずセル分解/組立
部316において、セルのヘッダがチエツクされ、回線
インタフェース102−1〜1.02− mからの回線
起動を意味する制御セルかどうかの判定が行われる。こ
こで回線設定用の制御セルであることが検知されると、
このセルは、制御用信号処理部306へ転送され、該セ
ル内の回線インタフェース識別子か調べられる。そして
該回線上で使用可能な論理チャネルが、該回線の回線設
定信号パス用として捕捉される。捕捉されたチャネル番
号は、回線設定信号パス設定応答のセルとして、制御パ
ス310、出力用メモリ311、セル送出ハンドラ31
2、セル送出部313を経由して発信元の回線インタフ
ェース1.02−1〜102−mに送出される。
ここては、回線インタフェース102−1〜102−m
の構造を極力コンパクトにし、コストを下げるため、回
線インタフェース1. (12−1〜102−mとの交
換情lI41iは極力少なくし、また情報交換に際して
も、簡易な通信方法で済むように単一のセルを単位とし
た通信形態を取っている。
これと同時に、回線設定信号プロセッサ設定処理部30
7ては、制御用信号処理部306からの要求により、該
回線の回線設定処理を行うべきプロセッサを決定する。
決定に際しては、既に他の回線設定処理を行っている呼
設定処理プロセッサの中から、負荷的にみて適切な呼設
定処理プロセッサを選択する。呼設定処理プロセッサの
決定が行われると、該回線対応の加入者データがデータ
ベース309からロートされる。データベース309か
らロードされた情報はレイヤ2処理部314を経由し、
制御ハス310、出力用メモリ311、セル送出昌ント
う312、セル送出部313を介して、」−層選択され
た回線設定処理プロセッサに転送される。
集中サービス制御部308は、回線設定処理プロセッサ
108−1〜108− n内のサービス制御部213と
情報を交換し、基本接続サービス以外のサービスのうち
、回線設定処理プロセッサ内のローカルな情報のみては
提供不+iJ能なサービスの情報を集中で管理する。先
述のようにこの際の情報交換には、プロセッサ間交換ス
イッチ107が使用される。
第4図は、プロセッサ間交換スイッチ1.07の具体的
構成例を示した図である。ここでは、スイッチパス40
3を用いたハス型のメディアを使用するプロセッサ間交
換スイッチが示されている。
スイッチパス403は、複数の回線設定処理プロセッサ
108−1〜108−nと、回線設定信号パス管理プロ
セッサ109を収容し、これにより各プロセッサ間の情
報交換が可能となる。
回線を収容する主スイッチ1−03は、1つあるいは複
数のスイッチ間インタフェース402を介して、スイッ
チパス403と接続される。
スイッチパス503は、複数の回線からの回線設定信号
をさばくため、高速で動作するものか使用され、交換の
単位は先に述べたセル単位で動作するものである。主ス
イツチ103内がセルによる交換であることは前述した
が、スイッチ間インタフェース402では、単純なイン
タフェースしか行わないようにしているため、パスはセ
ル単位とした動作を行う構造としている。
これは回線設定処理プロセッサ108−1〜108−n
内で、極力信号に関する処理を行うことで、物理的な装
置の配置が、処理能力の配置にならないようにするため
である。このような構成にすることで、システム内の回
線設定信号に関する処理能力の割当を、全て論理的に行
うことが可能となる。
第5図は回線インタフェース102の構造を示した図で
ある。ここでは、前述したように、極力、回線設定信号
に関する処理を中央に集め、処理能力の割当をその中で
論理的に行う構成とするため、構造が非常にシンプルな
ものとなっている。
端末からの回線501は、回線インタフェース1、02
の終端部505に接続される。終端部505では同期等
の低位レイヤ的な処理のみを行っているだけで、セルの
情報としてはほとんどスルーの状態である。
ルーチングタグ付与部504ては、ルーチングタグと呼
ばれるスイッチ内のルート選択に必要な情報か付与され
る。
ルーチンゲタグチ−プル503は、このルーチングタグ
の付与を行うためのテーブルである。ルーチングタグの
付与の手順は、ルーチングタグ付与部504てセルのヘ
ッダで示される論理チャネルが解析され、この値に対応
するルーチンクタクを、ルーチンゲタグチ−プル503
から引くことで付与される。
このルーチンゲタグチ−プル503には、ある論理チャ
ネルから固定的に、ルーチングタグを決定できるように
するための固定テーブル506と、回線設定処理におい
て、ダイナミックに論理チャネルと、ルーチングタグの
値の対応を設定する可変テーブル507が存在する。
固定テーブル506は、CCITTて検討されている、
端末側から回線設定用の信号パスを要求するような論理
チャネル、(メタシグナリングチャネル)を考慮したも
のである。ここでは、このメタンブナリングか回線から
入力されると、回線設定処理プロセッサの割当要求信号
として、固定的に回線設定信号パス管理プロセッサ10
9にそのセルが転送されるようにルーチングタグが設定
されている。
可変テーブル507は、回線設定信号パスが設定された
後、回線設定処理プロセッサ108−1〜108nから
のチャネル設定セルにより設定され、また通話終了時に
は解放される論理チャネルとルーチングタグの対応関係
を、収容する部分である。
セル分岐部502は、主スイッチ103から回線に対し
て流れ込むセルを受信する機能部である。
ここではルーチングタグの値から、実際に回線に流すべ
きユーザの情報セルが、あるいは交換システム内の制御
用のセルかを判断し振り分ける。
制御用の信号は、回線設定信号パス管理プロセッサ10
9からの、信号用の論理チャネルとルーチンクタクの対
応関係を指定する信号、および回線設定処理プロセッサ
からの、ユーザ情報を転送するための論理チャネルとル
ーチングタグの対応関係を指定する信号の2つである。
第6図は、回線か起動状態になったとき(ここでは、回
線からメタンフナリングが転送されてきたとき)の、回
線設定信号のパス設定と、回線設定処理プロセッサが割
り当てられる様子を示したシーケンス図である。
まず、端末側から回線設定信号パスの設定を要求するメ
タンブナリング信号601が回線インタフェース102
に転送される。
回線インタフェース102では、受信したメタンブナリ
ング信号に対して、固定テーブル506から回線設定信
号パス管理プロセッサ109行きのルーチングタグを付
与する。ここではルーチンゲタグチの情報として、あて
先の回線設定信号パス管理プロセッサ109を示す情報
が含まれるとともに、該セルがシステム内制御信号であ
る識別子か挿入される。また、セルの論理チャネル表示
部分には、この回線を識別するための値力曵挿入され転
送される。
この信号は主スイ・ソチ103およびブロモ1.す間交
換スイッチ107を経由し、回線設定信号1<ス管理プ
ロセッサ109に転送される。
この信号を受信した回線設定信号パス管理プロセッサ1
09ては、受信セルの制御信号識別子、及びセル内の論
理チャネル表示部を検査し、回線インタフェース102
からの回線設定信号ノくスの設定要求であることを識別
すると、以下の処理が行われる。
1)余剰能力のある回線設定処理ブロモ・ンサの選択 2)決定回線設定処理プロセッサ内の空きチャネルの選
択 3)回線内で使用可能な回線設定信号チャネルの選択 4)データヘースから該回線対応の加入者情報のロート 5)該プロセッサ及び他ブロセ・ソサに通知すべき加入
者収容プロセッサの変更情報の構成 続いて、回線設定信号、<ス管理プロセッサ109から
、該回線の処理を収容することが決定されたプロセッサ
に対する信号603(ここでは回線からの信号受信用の
チャネル、及び該回線の信号チャネルに対して回線設定
に関する信号を転送するためのルーチングタグ情報)が
転送される。
また、回線設定信号(ス管理プロセッサ109から、該
回線のインタフェースに対するシステム内の制御信号6
04(回線内で使用される信号チャネルと、それに対応
して決定された回線設定処理プロセッサに対してその情
報を転送するためのルーチングタグの情報か含まれる)
が転送される。
この情報は回線インタフェース102の前述の可変テー
ブルに設定される。
また、回線設定信号パス管理ブロモ・ソサ109から、
端末に対して、メタンブナリング書こより要求された信
号チャネルが設定されたことを通知するための信号60
5が転送される。
また、新たに回線設定処理プロセッサ1083.1 (
18−2に回線か収容され、該回線に対する着信かあ−
)た場合には、該回線設定処理プロセッサ108−3、
I C)8−2に対して着信信号を転送するように、回
線の収容プロセッサの変更情報61F、612か転送さ
れる。
信号606は、前述の処理で、回線の先の端末と、回線
設定処理プロセッサとの間で、セルレベルのコネクショ
ンか設定された後、レイヤ2レヘルのリンクを設定する
ため、レイヤ2の初期設定を行うものである。
以上により端末と、回線設定処理プロセッサ間には論理
的なパスが設定されたことになり、以後回線の設定に関
する信号は、この決定されたプロセッサか受信すること
になる。
第7図は、第6図の信号603,61.1および612
か転送される際に使用されるパス、つまり回線設定信号
パス管理プロセッサ109と、回線設定処理プロセッサ
108間の情報パスが設定されるシーケンスを示した図
である。
まず、信号で回線設定処理ブロモジ4j108をシステ
ムに接続すると、該回線設定処理ブロモ、ソサ108か
ら、回線設定信号/(ス管理プロセッサ1〔〕9にに・
1して、プロセッサ間情報スイ・ンチ107を介して、
接続要求のセルフ04か送出される。
これに対して回線設定信号パス管理プロセッサ109て
は、応答のセルフ05を送出する。
なお、この際のルーチングタグとしては、あらかしめプ
ロセッサ内に固定的に設定された情報が使用される。
次に706に示すように、レイヤ2の初期設定が行われ
、該プロセッサ間にパスが設定される。
パスの設定に関してはこれて終了であるが、回線設定処
理プロセッサの回線設定処理のための初期情報として、
既に使用されているほかの回線設定処理プロセッサのリ
ストとその位置情報、またそれらの回線設定処理プロセ
ッサが収容する回線の情報や、アドレス解析情報が回線
設定信号パス管理プロセッサ109より信号707とし
て転送される。
第8図は、後述する回線設定処理の際に、発着の回線処
理プロセッサ108間で情報を交換する際に必要となる
複数回線設定処理プロセッサーのパスの設定を示した図
である。
ここでは回線設定処理プロセッサ108−xが新たに追
加された場合の他の回線設定処理プロセッサ108−1
.108−2.108−3との間のパスの設定の様子を
例として示している。
108−Xのプロセッサは、第7図で示したように回線
設定信号パス管理ブロセ・ソサ109から他プロセツサ
の情報を受は取ると、そのそれぞれの回線設定処理プロ
セッサ108−1.108−2.108−3に対して設
定要求のセルのシーケンスと、レイヤ2の初期設定シー
ケンスを行っている(805,806,807)。
第9図は、第8図による処理が終了した段階で、各回線
と各プロセッサ間で設定されている信号転送のためのパ
スの接続状態を示した図である。前述のようにそれぞれ
必要な信号パスが設定されているようすかわかる。90
1.902.903はそれぞれ、回線−回線設定処理プ
ロセッサ間、回線設定処理プロセッサー回線設定処理プ
ロセッサ間、回線設定処理プロセッサー回線設定信号パ
ス管理プロセッサ間に設定されたパスを示している。
第10図は、主スイツチ103内を流れるセルの基本形
式を示した図である。
1001はルーチンクタグで、主スイツチ103内のル
ートを決定する値である。主スイツチ103内では、こ
の値によりセルのあて先が決定され、転送される。
1002はシステム内制御信号識別子で、例えば、回線
設定信号パス管理プロセッサ109から、回線インタフ
ェース102に対して、チャネルとルーチングタグの対
応テーブルを設定する際に使用される。
1004は、論理チャネルを示すエリアである。
ここでは、1002の制御信号識別の値により異なる使
用がされる。
1002て制御信号であることか示された場合、本エリ
アは、発信元の回線インタフェース]02を示す値とな
る。この値はシステムの構成時に固定的に決定されるも
ので、回線インタフェース]02、回線設定処理プロセ
ッサ]08、回線設定信号パス管理プロセッサ109の
それぞれを識別することが可能となる。10C42の上
記説明の例では、本エリアに、発信元の回線設定信号パ
ス管理プロセッサ109の値が挿入されることになる。
1002て制御信号てないことが示された場合、本エリ
アは、着信先での論理チャネルを示す値となる。例えば
、ある回線からの回線設定信号を、決定された回線設定
処理プロセッサ】08に回線インタフェース102から
転送する場合には、その対応回線設定処理プロセッサか
決定された段階で指定される回線設定処理プロセッサ内
チャネルの値が挿入され、着側の回線設定処理プロセッ
サでは、どこの回線インタフェースからの信号かを識別
することかできる。
1005はセルの本体部分てあり、CCITTの勧告に
従った場合、48バイトとなる。
また1106は、セル本体1005内にあり、レイヤ2
相当の機能を行うための制御エリアであり、ここではC
CITT勧告に従った使用を行うものとする。
第11図は、回線から発生1.た回線設定要求に対して
、水交換ノステムにおいてどのように回線が設定される
かを示した図である。
ここでは、回線における回線設定プロトコルとして、C
CITT勧告のQ、Q31相当のものを使用した例を示
している。
まず、端末から、セットアツプ信号が回線インタフェー
ス102に転送され、回線インターフェース102上の
ルーチンゲタグチ−プル5〔〕3により、該回線の回線
設定処理を担当する回線設定処理プロセッサ1 (、)
 8−1行のルーチングタクと、該回線設定処理プロセ
ンサ内の対応信号チャネルを示すヘッダ情報かイ」与さ
れ、信号] I D 3として、主スイッチ103を経
由して回線設定処理プロセッサ108−1に到着する。
回線設定処理プロセッサ108−1では、まずセル内に
示された信号チャネルから、発信元の回線を識別する。
そして、レイヤ3情報から着信先の番号解析を行い、着
信側回線の回線設定処理を行う同線設定処理プロセッサ
108を決定する(図の例では、プロセッサ108−2
が選択されている)。また発信側回線のユーザが使用す
る論理チャネルを捕捉するとともに、ユーザの指定する
ベアラ属性から該チャネルの物理回線への収容が可能か
どうかを計算し、要求の受付を判定する。受付が決定さ
れると信号1113により、発呼の受付を認めるととも
に、着側の回線設定処理プロセッサ1082に対して着
信要求1104を送出する。信号1104内には、着信
先の番号、発側の回線内使用論理チャネル番号、ベアラ
属性、が含まれている。
着信側のプロセッサ108−2では、この信号を受信し
、番号から着信先の回線位置を決定するとともに、該回
線内に要求ベアラか収容可能かの判定と、着側回線で使
用する論理チャネルの決定を行う。この段階で着側では
、発側の論理チャネルと着側の論理チャネルの双方を4
鷹しているので、着側回線インタフェース内の、ルーチ
ンゲタグチ−プルの設定のためのシステム内制御信号1
1.14(1セル)を送出する。またこれとは桃立に、
着側回線の先の端末に対して、着信信号である信号11
05送出し、使用すべき論理チャネルと、ベアラ属性を
通知する。
信号1106は着側に着信したことを発側のプロセッサ
に通知する信号であるが、この信号内には、着側で使用
する回線の論理チャネルの番号が含まれており、これに
より発側のプロセッサでは、回線インタフェースに対し
て、ルーチンゲタグチ−プルの設定のためのシステム内
制御信号1115(1セル)の送出を行う。この時点で
発着双方においてルーチングタグのテーブル設定が終了
したことになり、双方向のセルによる情報転送か可能と
なる。
信号1107.11.08,1109は、着側の端末が
呼出状態になったことを通知するための信号である。ま
た、信号1110,1111.1112は、谷側の端末
か呼出に応し、通話状態になったことを通知する(エリ
である。
以上のシーケンスにより、この本発明の交換システムを
介した発着間での通信が可能となる。
第12図は、第11図で設定された端末間の通話路を、
解放するだめの信号シーケンスを示したものである。
信号1201は回線インタフェースから回線設定処理プ
ロセッサ18−2に転送される切断を要求する信号であ
る。この信号を回線設定処理プロセッサ1.08−1か
受信すると、まず該回線インタフェース102に灯して
、設定されたルーチンゲタグチ−プルの解放を行うため
、信号121゜が送出される。この信号1210はシス
テム内制御信号であり、この信号の受信により回線イン
タフェース1 (E 2では設定されていたテーブルか
解放される。またこの信号とは独立に回線の先の端末に
対して解放信号1204か送出される。またプロセッサ
108− ]は、接続相手のプロセッサ108−2に対
して、解放を要求する信号1202を送出する。
信号12 (12を受信した回線設定処理プロセラf 
108−2はまず該回線インタフェース102に対して
、ルーチンゲタグチ−プル503のl1lq放を行うた
めのシステム内制御信号1211を送出する。該信号を
受信した回線インタフェースでは、前述と同様にテーブ
ルの解放を行う。またこれと同時にプロセッサ1 (1
8−2は、回線に接続される端末に対して、切断要求信
号1203を送出する。
以降のシーケンスは第12図に示すとおりて、信号12
06,1209,1205.12081204.120
7がそれぞれ応答信号として返送され、回線設定時に設
定された物理リソース論理リソースの全てが解放される
〔発明の効果〕
以」−説明したように、この発明では、回線設定処理を
行うプロセッサを複数接続し、回線が起動状態になった
タイミングでその回線に関する設定処理を受は持つプロ
セッサを割り当てるので、回線内が論理的に多重され、
複数の回線設定処理が発生する場合でも、保守者がその
回線の設定処理の負荷を見積もり、かつその負荷をさば
くための処理リソースを、物理的なレベル(システムの
構成)で意識せずとも、各処理リソースが平均的に、か
つ無駄無く使用されるという利点がある。
従って、システムの規模に応した量の処理プロセッサを
、中央に(回線対応にてはなく)配置することで、コス
ト高になることの無いシステムを提供できるという利点
がある。
またこのように、回線と、その処理を行うプロセッサの
関係がダイナミックになったことがら、システムにみあ
う処理能力が提供できなくなってきた段階の対応と17
で、システムを停止するこたなく、プロセッサの追加が
できる交換制御システムの提供が、可能であるという利
点がある。
【図面の簡単な説明】
第1図はこの発明の交換制御方式の一実施例を示すブロ
ック図、第2図は回線設定処理プロセッサの構成例を示
すブロック図、第3図は回線設定信号パス管理プロセン
サの構成例を示すブロック図、第4図は、プロセンサ間
スイッチのM 成fMIを示すブロック図、第5図は回
線インタフェースの構成例を示すブロック図、第6図は
回線設定信号パスと対応プロセッサの割当てを示すシー
ケンス図、第7図は回線設定処理プロセッサー回線設定
処理プロセッサ間の信号リンク設定手順を示すシーケン
ス図、第8図は各回線設定処理プロセッサ間の信号リン
ク設定手順を示すシーケンス図、第9図は回線−回線設
定処理プロセッサ間、回線設定処理プロセッサー回線設
定処理プロセッサ間、回線設定処理プロセンサー回線設
定信号パス管理プロセッサ間に設定されたパスを示す図
、第10図は主スイツチ内を転送されるセルのフォーマ
ット図、第11−図はこの発明の交換システムにおける
基本呼設定シーケンスを示すシーケンス図、第12図は
この発明の交換システムにおける基本呼解放シーケンス
を示すシーケンス図、第13図は従来の交換制御方式を
示すブロック図である。 101.101−1〜1010l一端末、1〔〕2.1
0102−7−1l12−回線インタ7 ニス、103
・・・主スイッチ、104−1〜104p・・・トラン
ク回線インタフェース、1 (15−1105−p・・
・トランク回線、106・回線、■〔〕7・・・プロセ
ッサ間スイッチ、108,108−1〜108−n・・
・回線設定処理プロセッサ、109゜回線設定信号パス
管理ブロセノザ、110 =[話端末、201,301
・・・セル分配部、202,313・・・セル送出部、
203,302−セルハンドラ、204,314・・・
セル送出ハンドラ、205311・・・出力用メモリ、
206,304・・・人力用メモリ、207,217,
310,315・制御パス、208,305・・主プロ
セツサ、209314・・・レイヤ2処理部、210・
・・レイヤ3処理部、211・・回線設定部、212・
・呼設定部、213・・・サービス制御部、214・・
プロセッサ環境設定部、215,316・セル分解/組
立部、216・・ローカルデータベース、306・・制
御用信号処理部、307・・信号チャネル・対応プロセ
ッサ設定部、308・集中サービス制御部、309デー
タヘース、402  スイッチ間インクフェス、4〔〕
3 スイッチハス、501 回線、502・−セル分岐
部、5 (13・・−ルーチンゲタクチプル、504・
ルーチングタグ付与部、505・・回線終端部、506
・・固定テーブル、507・+11変テーブル 第 図 第2 図 第4 図 第7 図 第11凶 第9 図 第12図

Claims (8)

    【特許請求の範囲】
  1. (1)複数の回線と、それらが接続される情報交換スイ
    ッチから構成され、 前記複数の回線には、それぞれの回線の設定を要求する
    ための回線設定用の信号パスが用意され、これらの回線
    対応に存在する回線設定用の信号パスは、ユーザ情報を
    転送する回線上を、何らかの多重を行うことで交換シス
    テムに転送され、交換システムではこの多重された信号
    パス内を転送されてくる回線指定信号を解析し、回線設
    定の要求が発生した回線と、接続先として指定された回
    線間に、情報経路を設定する制御を複数のプロセッサか
    ら構成される制御部により行う交換システムにおいて、 前記複数のプロセッサのうち1つを回線設定信号パス管
    理のための第1のプロセッサ、残りの複数プロセッサを
    回線設定処理のための第2のプロセッサとして設定し、 前記複数の第2のプロセッサの中からある回線の回線設
    定処理を行う適切なプロセッサを該回線が起動状態にな
    ったタイミングで割当て、同時に該回線対応の信号パス
    をその割当てられた回線設定処理のためのプロセッサに
    接続する処理を前記第1のプロセッサが設定し、 回線が停止状態になるまで、該回線からの回線設定信号
    の処理は割り当てられた第2のプロセッサが行う ことを特徴とするマルチプロセッサを用いた交換制御方
    式。
  2. (2)回線が接続される主スイッチに、複数プロセッサ
    間情報交換用の振り分けスイッチを別に設けたことを特
    徴とする請求項(1)記載のマルチプロセッサを用いた
    交換制御方式。
  3. (3)第1のプロセッサが、該信号パスを回線設定処理
    プロセッサに接続する際、 複数の第2のプロセッサの中から1つの該回線設定処理
    用のプロセッサを選択する基準は、その時点での第2の
    プロセッサの余剰処理能力であることを特徴とする請求
    項(1)記載のマルチプロセッサを用いた交換制御方式
  4. (4)第2のプロセッサは、交換システムの初期立ち上
    げ時に、第1のプロセッサとの間で、以降制御情報の交
    換を可能とする論理リンクの設定手順を準備し、 交換制御の負荷に応じて、新たに回線設定処理プロセッ
    サを追加する際にも、これと同様の手順を用いることを
    特徴とする請求項(1)記載のマルチプロセッサを用い
    た交換制御方式。
  5. (5)第1のプロセッサが、第2のプロセッサと、回線
    設定信号パスを接続する際に、 該回線に接続されるユーザの管理情報と、他のプロセッ
    サに既に回線設定信号パスが接続されている回線の位置
    情報を、 第1のプロセッサがデータベースから検索し、該第2の
    プロセッサに対して転送し、 以降該回線の設定の際に必要になるユーザの管理情報は
    、第2のプロセッサ内でローカルに検索することを特徴
    とする請求項(1)記載のマルチプロセッサを用いた交
    換制御方式。
  6. (6)回線の設定処理は、 発着回線のそれぞれの、回線設定信号パスと接続された
    2つの第2のプロセッサ間で、制御情報を交換すること
    により実現し、 第1のプロセッサは、関与しないことを特徴とする請求
    項(1)記載のマルチプロセッサを用いた交換制御方式
  7. (7)回線リソース管理プロセッサを設け、該プロセッ
    サにおいてノード内ルーティング情報の管理と更新を集
    中的に行わせ、 情報に変化があった場合には、全ての回線設定処理プロ
    セッサに対してその情報を放送することを特徴とする請
    求項(1)記載のマルチプロセッサを用いた交換制御方
    式。
  8. (8)回線設定手順において、 あて先アドレス情報から、着側回線が一意に定まらず、
    そのため1つの着側の第2のプロセッサを決定できない
    場合には、 前記回線リソース管理プロセッサに対して、どちらを選
    択すべきかを問い合わせることを特徴とする請求項(7
    )記載のマルチプロセッサを用いた交換制御方式。
JP21876490A 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式 Expired - Lifetime JP3083540B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21876490A JP3083540B2 (ja) 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式
CA 2049476 CA2049476C (en) 1990-08-20 1991-08-19 Exchange control system using a multi-processor
US08/415,748 US5657449A (en) 1990-08-20 1995-04-03 Exchange control system using a multiprocessor for setting a line in response to line setting data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21876490A JP3083540B2 (ja) 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式

Publications (2)

Publication Number Publication Date
JPH04100497A true JPH04100497A (ja) 1992-04-02
JP3083540B2 JP3083540B2 (ja) 2000-09-04

Family

ID=16725033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21876490A Expired - Lifetime JP3083540B2 (ja) 1990-08-20 1990-08-20 マルチプロセッサを用いた交換制御方式

Country Status (3)

Country Link
US (1) US5657449A (ja)
JP (1) JP3083540B2 (ja)
CA (1) CA2049476C (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473262B2 (ja) * 1996-04-05 2003-12-02 株式会社日立製作所 パケット通信装置
US6275809B1 (en) 1996-05-15 2001-08-14 Hitachi, Ltd. Business processing system employing a notice board business system database and method of processing the same
JP3683082B2 (ja) * 1997-10-17 2005-08-17 富士通株式会社 呼処理装置
US6230229B1 (en) * 1997-12-19 2001-05-08 Storage Technology Corporation Method and system for arbitrating path contention in a crossbar interconnect network
US6266342B1 (en) * 1998-04-08 2001-07-24 Nortel Networks Limited Adaption resource module and operating method therefor
US6412580B1 (en) 1998-06-25 2002-07-02 Baker Hughes Incorporated Superabrasive cutter with arcuate table-to-substrate interfaces
US6527069B1 (en) 1998-06-25 2003-03-04 Baker Hughes Incorporated Superabrasive cutter having optimized table thickness and arcuate table-to-substrate interfaces
US7293090B1 (en) 1999-01-15 2007-11-06 Cisco Technology, Inc. Resource management protocol for a configurable network router
US6934305B1 (en) 1999-01-15 2005-08-23 Cisco Technology, Inc. Method and apparatus for detecting errors in a backplane frame
US6724757B1 (en) * 1999-01-15 2004-04-20 Cisco Technology, Inc. Configurable network router
US6982974B1 (en) 1999-01-15 2006-01-03 Cisco Technology, Inc. Method and apparatus for a rearrangeably non-blocking switching matrix
US6856627B2 (en) * 1999-01-15 2005-02-15 Cisco Technology, Inc. Method for routing information over a network
US7385965B2 (en) * 2000-08-10 2008-06-10 Alcatel-Lucent Canada Inc. Multiprocessor control block for use in a communication switch and method therefore
US20020080780A1 (en) * 2000-08-10 2002-06-27 Mccormick James S. Buffering system for use in a communication switch that includes a multiprocessor control block and method therefore
JP4542308B2 (ja) * 2002-12-16 2010-09-15 株式会社ソニー・コンピュータエンタテインメント 信号処理用デバイス及び情報処理機器
PL230202B1 (pl) 2015-07-21 2018-10-31 Firma Produkcyjno Handlowa Paula Spolka Z Ograniczona Odpowiedzialnoscia Spolka Komandytowa Sposób wytwarzania chipsów serowych

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495570A (en) * 1981-01-14 1985-01-22 Hitachi, Ltd. Processing request allocator for assignment of loads in a distributed processing system
US4604690A (en) * 1983-02-22 1986-08-05 International Business Machines Corp. Dynamic configuration for added devices
US4511762A (en) * 1983-06-06 1985-04-16 Siemens Corporate Research & Support, Inc. Overload detection and control system for a telecommunications exchange
US4611322A (en) * 1984-08-03 1986-09-09 At&T Bell Laboratories Traffic load control arrangement and method for a packet switching system
US4670899A (en) * 1985-05-31 1987-06-02 Northern Telecom Limited Load balancing for cellular radiotelephone system
US4737983A (en) * 1985-10-02 1988-04-12 American Telephone And Telegraph Company Communications, Inc. Automatic call distributor telephone service
US4827499A (en) * 1987-06-12 1989-05-02 American Telephone And Telegraph Company At&T Bell Laboratories Call control of a distributed processing communications switching system
US4974256A (en) * 1989-06-30 1990-11-27 At&T Bell Laboratories Load balancing and overload control in a distributed processing telecommunications system

Also Published As

Publication number Publication date
CA2049476A1 (en) 1992-02-21
JP3083540B2 (ja) 2000-09-04
US5657449A (en) 1997-08-12
CA2049476C (en) 1997-09-16

Similar Documents

Publication Publication Date Title
US5440563A (en) Service circuit allocation in large networks
KR970002737B1 (ko) 통신 스위칭 시스템
CA1260590A (en) Architecture for distributed control telecommunication switching systems
US5307347A (en) Method and apparatus for sharing a telecommunications channel among multiple users
US5333131A (en) Packet switching method and system with self-routing switch
US6014382A (en) ATM switching system including a switching control portion for distributing call set-up requirement signals
TW391108B (en) Self-configuring processors in an asynchronous transfer mode switch
JPH04100497A (ja) マルチプロセッサを用いた交換制御方式
JPH02274038A (ja) 網サービス提供方法
WO1989004105A1 (en) Switch path reservation arrangement
EP1098479A2 (en) Packet switching system having self-routing switches
US20050100155A1 (en) Call distribution in distributed call centers
JPH11205339A (ja) Atm交換機
KR100355306B1 (ko) Ima를 이용한 기지국 시스템내 인터페이스 장치
US6212187B1 (en) Multiprocessor ATM exchange
KR100283620B1 (ko) 비동기 전송모드 교환시스템의 인터넷 프로토콜 패킷의 서비스등급처리 방법
KR100265075B1 (ko) 논리적 백본 링크 구성 방법
JP2940400B2 (ja) クロスコネクト網を利用した通信システム及び通信方法
US7058062B2 (en) Packet switching system having self-routing switches
US6934291B1 (en) ATM network system and method for allocating VPI for user devices
KR100350379B1 (ko) 라디오 액세스 네트워크에서 트랜스포트 경로 연결 설정제어방법
JP3530998B2 (ja) 交換システムにおけるatmバス拡張方式
JP3267242B2 (ja) パケット交換機におけるパケット通信方法,パケット交換機におけるパケット転送方法及びパケット交換機
KR0175484B1 (ko) 완전 분산형 비동기전달모드 교환 시스템에서의 대역예약을 이용한 경로제어방법
Duque-Antón et al. A Software Architecture for Control and Management of Distributed ATM Switching

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10