SE503633C2 - Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning - Google Patents

Description

15 20 25 30 35 503 633 2 Enligt detta kända utförande samarbetar således en signal- processor och en exekverande processor. Därvid befordrar signalprocessorn en inkommande signal eller ett jobb till en mellanbuffert under programexekveringen av ett föregående jobb i den exekverande procesorn. När ett jobb har avslutats eller exempelvis om programbrytning beordras till ett jobb som är högre prioriterat, hämtas av den exekverande processorn nästa funk- tionsblock-initierande signal med data. I de fall ett program avbrutits till vilket återgång skall ske, sker en direkt åtkomst till programmets registerdata genom växling till en registerup- psättning som hör till programnivàn. Vid sändning av en signal transporterar den exekverande processorn signaldata ifrån sitt registerminne till en utdata-mellanbuffert.

Speciellt genom dessa transporter fram och tillbaka till mellanbuffertar begränsas databehandlingssystemets kapacitet vilket i vissa fall kan ha en begränsande inverkan, i synnerhet i de fall en mycket hög kapacitet är önskvärd inom databehand- lingssystemet.

REDOGÖRELSE FÖR UPPFINNINGEN Det är ett mål med föreliggande uppfinning att ange ett system för behandling av data såsom inledningsvis angivits genom vilket en hög totalkapacitet uppnås. Det är vidare ett mål med uppfin- ningen att ange ett system i vilket signallasten fördelas på ett sådant sätt att kapaciteten kan höjas jämfört med kända system.

Speciellt är det ett mål med uppfinningen att ange ett system där Ett speciellt mål med uppfinningen är att ange ett system vilket tidsåtgången för transporter av signaler kan reduceras. underlättar och effektiviserar utläggning av jobb till fler än en exekverande processor. Ytterligare ett speciellt mål med uppfinningen är att ange ett system i vilket datalängden på signalerna endast har en begränsad påverkan avseende avverkningen av trafik i systemet i förhållande till kända system.

Det är även ett mål med uppfinningen att ange ett förfarande för 10 15 20 25 30 35 503 633 3 behandling av data som uppfyller ovan, i samband med systemet, nämnda mål .

Det är dessutom ett speciellt mål med uppfinningen att ange ett kommunikationssystem såsom exempelvis ett telekommunikations- system eller ett datakommunikationssystem med lastdelning som har en hög kapacitet och där ovan, i samband med systemet, omnämnda mål kan uppfyllas .

Dessa såväl som andra mål uppnås genom ett system för behandling av data som omfattar ett centralprocessorsystem med åtminstone en signalprocessor för Signalbehandling och administrering av signaler omfattande en samarbetsbuffert och åtminstone en exekveringsprocessor med ett flerportsregisterminne där sig- nalprocessorn och exekveringsprocessorn samarbetar samt ett systemminne varvid i exekveringsprocessorns registerminne finnes två identiska registeruppsättningar för åtminstone en programnivå och där registerminnet omfattar åtminstone en port vardera för signalinläggning respektive signaluttagning samt åtminstone en dataaccessport. Signaldatatransporterna mellan signalprocessorn och exekveringsprocessorn utföres av signalprocessorn varvid signaldata överföres till registerminnet i exekveringsprocessorn under i denna pågående programexekvering. Vid övergång från ett jobb med data från en första registeruppsättning till ett annat jobb sker växling till en andra registeruppsättning och på varandra följande programexekveringar kan utföras utan några mellanliggande signaldatatransporter.

Enligt uppfinningen fördelas signallasten mellan signalprocessorn och en funktionsexekverande processor så att systemet erhåller en hög kapacitet. Dessutom utnyttjas flerportsminnen. Dessa innehåller de processregister som är nödvändiga för databehand- lingen, speciellt en registeruppsättning per brytbar programnivå.

Dessa processregister innehåller både signaldata och andra processdata som behandlas under exekveringen av funktionsblocket.

Enligt ett speciellt utförande av uppfinningen är lastdelning mellan åtminstone en signalprocessor och en exekveringsprocessor 10 15 20 25 30 35 503 633 4 sådan att en trafikstyrande programnivå för databehandling förses med två identiska registeruppsättningar och en signalinläg- port för dataaccesser. Därigenom kan en signal med. signaldata läggas in gningsport, en signaluttagsport och minst en i exekveringsprocessorns processregister i förväg utan att en eventuellt i exekveringsprocessorn pågående programexekvering belastas eller störes. När ett av en inkommande signal adresserat funktionsblock skall startas upp vid programslut sker en växling till den andra registeruppsättningen, dvs den som ej var verksam vid föregående jobbs exekvering. Detta leder till att ett nytt jobb kan startas omgående av exekveringsprocessorn utan att denna blir belastad av någon signaldatatransport från en mellanbuffert.

Enligt uppfinningen kan en, flera eller alla programnivåer utrustas med dubbla registeruppsättningar. Enligt ett speciellt utförande omfattar systemet fler än en exekveringsprocessor varvid jobb lägges ut till dessa olika exekveringsprocessorer.

Enligt ett fördelaktigt utförande av uppfinningen sker sändning av signaler med data, exempelvis för signalbuffertering till andra funktionsblock etc, ifrån registeruppsättningen i de program som exekveras. Därigenom kan undvikas krav på tillhan- dahållande av uppdatering. Genom dataaccessporten, vilken åt- minstone är en till antalet, i processregisterminnet kan signalprocessorn tömma processregistren på signaldata under det att den exekveringsprocessor som är berörd fortsätter pågående programexekvering. I detta fall anordnas lämpligen ett skrivskydd för aktuellt processregister vars data ännu ej blivit utsända.

Vid aktivering av detta stoppas enligt ett utförande exekverings- processorns skrivoperation temporärt tills det att aktuellt processregister är tömt på sitt innehåll. Enligt ett utförande riktas vid databehandling skrivoperationer mot alla registerpor- tar i registeruppsättningen som hör till den aktuella program- nivån. Enligt olika alternativa utföranden av uppfinningen kan systemminnet antingen vara distribuerat eller centralt.

Uppfinningen hänför sig även till ett förfarande för behandling av data som bygger på en delning av signallasten. Vid exekvering 10 15 20 25 30 35 503 633 5 av ett program i en exekveringsprocessor används en i ex- ekveringsprocessorns registerminne befintlig registeruppsättning.

I förväg lägges signaldata in till registret utan att detta stör Vid adressering av ett funktionsblock med en signal skall detta den programexekvering som pågår i exekveringsprocessorn. startas vid slut av exempelvis föregående program. Då skiftas om till den andra registeruppsättningen varpå det nya jobbet startas direkt av exekveringsprocessorn utan att några signaldatatrans- porter behöver äga rum exempelvis från mellanbuffertar eller liknande. Transporten av signaldata till exekveringsdatorn utföres av samarbetsprocessorn. Speciellt sker övergången mellan exekvering av olika jobb direkt utan mellanbuffertering av signaldata. Speciellt utföres signaldatasändningar ifrån den registeruppsättning som används i ett program under exekvering.

Uppfinningen hänför sig även till ett kommunikationssystem, exempelvis ett telekommunikationssystem eller ett datakom- munikationssystem som omfattar ett system med lastdelning såsom beskrivits i det föregående.

Det är en fördel med systemet enligt uppfinningen att den trafikpåverkande kapaciteten kan ökas i styrssystemet bland annat genom en lämplig struktur för lastdelningen mellan signal- processorn eller samarbetsprocessorn och exekveringsprocessorn (processorerna). Systemet är även lämpat för utdelning av jobb ifrån signalprocessorn till flera olika exekveringsprocessorer.

Eftersom systemets trafikpåverkande kapacitet huvudsakligen bestäms av kapaciteten hos en exekverande processor, kommer datalängden på signalerna att få en mindre påverkan i trafikav- verkningen än vad som är tidigare känt.

FIGURBESKRIVNING Uppfinningen kommer i det följande att närmare beskrivas i ett icke begränsande syfte under hänvisning till bifogade figurer där Fig 1 visar ett förenklat blockschema över ett exempel på en 10 15 20 25 30 35 503 633 6 styrdator i vilken uppfinningen kan tillämpas och Fig 2 illustrerar ett exempel på ett system enligt uppfin- ningen.

FÖREDRAGNA UTFÖRINGSFORMER I figur 1 visas ett exempel på ett styrdatorsystem som omfattar ett centralprocessorsystem som genom in/ut-organ I/0 är anslutet till olika externa eller perifera enheter eller ett regional- processorsystem omfattande en eller flera regionala processorer RP. maskin- Givetvis omfattar denna styrdatordel som består av såväl som programvara, ett antal delsystem och funktionsblock av vilka emellertid endast några kommer att beskrivas här vilka är relevanta för föreliggande uppfinning. De olika funktions- blocken som bildar processorn är vanligen tilldelade en viss specifik funktion och funktionsblocken omfattar i sig ett antal kretskort. Den regionala processorhanteraren behandlar signaler till och från regionala processorer RP. Enligt ett fördelaktigt utföringsexempel kan en regional processorhanterare RPH hantera ett antal regionala processorer. Signalprocessorn SPU admini- strerar signaler eller jobb till en eller flera exekverings- processorer IPU vilka har som sin huvudsakliga uppgift att avverka program. I det visade exemplet omfattar en exekverings- processor IPU tre parallella minnen, nämligen ett dataminne DS, Detta utgör emellertid endast ett exempel och centralprocessorsystemet måste ej vara utformat på detta sätt. Det är även möjligt att fördubbla själva centralprocessorsystemet för att på så sätt tillhandahålla ett referensminne RS och ett programminne PS. redundans.

I Figur 2 illustreras en signalprocessor (även kallad samarbets- processor) SPU. Denna omfattar en eller flera s k jobbuffertar JBU. Självfallet omfattar den även andra enheter men dessa har ej någon väsentlig betydelse för föreliggande uppfinning utan dessa kan vara utformade på en rad i sig kända sätt. En sig- nalprocessor SPU samarbetar med en eller flera exekverings- 10 15 20 25 30 35 503 633 7 processorer IPUhh1"H_n där n är antalet exekveringsprocessorer i systemet. Centralprocessorsystemet omfattar även ett s k systemminne SM vilket antingen kan vara distribuerat eller också kan utgöra ett s k centralt minne. Detta används för lagring av data exekveringsprocessorn (processorerna) IPU? databehandlade temporära ifrån processregister RM i För behandling av data läses lagrade data till registerminnet RM. Processregistren RM i exekveringsprocessorn eller processorerna IPU innehåller signaldata samt andra processdata som behandlas under exekve- ringen av respektive funktionsblock. Registerminnena RM in- nehåller de processregister som är nödvändiga för behandlingen av data, fördelaktigt en registeruppsättning per programnivå.

Dessa registerminnen RM omfattar flera portar A,B,C. Enligt det visade exemplet ges en databehandlingstrafikstyrande program-nivå THL, BAL (Traffic Handling Level, Base Level) två identiska registeruppsättningar med en.port för signalinläggning A, en port för signaluttagning B samt åtminstone en port för dataaccesser C. Under exekvering av ett jobb, lägges en signal med signaldata in till registerminnet RM i en exekveringsprocessor IPU1i.förväg oberoende av att programexekvering pågår i exekveringsprocessorn IPU och utan att belasta eller störa denna exekvering. När de program som exekveras skall avslutas, adresserar en signal ett funktionsblock för uppstartning. Därvid skiftas till den andra av de två registeruppsättningarna och det nya jobbet kan påbörjas direkt av exekveringsprocessorn IPU¿ utan att det behöver ske någon transport av signaldata ifrån någon mellanbuffert eller liknande. Själva transporten i förväg, då signaldata läggs in i den registeruppsättning vilken ej innehåller de jobb exekveras av exekveringsprocessorn, utföres av samarbets- eller signal- processorn SPU. Enligt ett fördelaktigt utförande utrustas alla programnivåer med dubbla registeruppsättningar. Det kan givetvis även vara flera än två som visat i Fig. 2, exempelvis THL, BAL, D (ej visat). Självfallet kan det också vara färre. Alternativt är endast vissa nivåer försedd(a) med dubbla registeruppsät- tningar. I det visade exemplet är programnivån D ej utrustad med dubbel registeruppsättning även om också denna nivå skulle kunna vara det. En rad olika varianter är möjliga exempelvis kan en 10 15 20 25 30 35 503 633 8 nivå ha dubbla registeruppsättningar men bara två portar etc.

Vidare kan exempelvis tre-, eller flerdubblade registeruppsät- tningar tillämpas.

Det jobb som exekveras använder en registeruppsättning medan den andra registeruppsättningen utnyttjas för inläggning av startdata till nästa jobb.

Exekveringsprocessorn är generellt registerorienterad vilket innebär att all data som skall behandlas lagras såsom temporära data i register i registerminnet RM. Enligt olika alternativ kan en eller flera exekveringsprocessorer IPU samarbeta med en jobbförmedlande signalprocessor SPU. I det visade exemplet utnyttjas treportsminnen med dubblerad registeruppsättning för signalintensiva trafikstyrandel programniváer THL, BAL vilka sinsemellan ej är brytbara. Enligt uppfinningen kan dessutom programniváer D vara utrustade med en enkel registeruppsättning i tvåportsutförande för lågt prioriterade och lågfrekventa jobb.

För sådana programniváer erhålles därvid ej några kapacitets- höjande effekter vare sig det gäller framförhållning av nästa jobb eller utsändning av signaler vilket ej heller är nödvändigt i dessa fall.

Exempelvis kan en av portarna A utnyttjas för interna aktiviteter i exekveringsprocessorn IPU . Ett exempel därpå kan utgöras av dataframförhállning eller dylikt, dvs. den kan internt parallell- utnyttjas såsom datauttag.

Genom att en dubblerad registeruppsättning används för program- nivåerna THL, BAL kan vid jobbinläggning de cflika registren SPU. brytning av ett jobb i vissa fall kan ske är det lämpligt att alternerande adresseras av signalprocessorn Eftersom spara adressen. Enligt olika utföringsformer kan således alla programniváer utrustas med dubbla registeruppsättningar eller också endast de där det av olika skäl befinnes vara lämpligt, speciellt signalintensiva trafikstyrande programniváer THL, BAL etc. Vid sändning av datasignaler exempelvis till andra funk- tionsblock sker detta ifrån den registeruppsättning som är 10 15 20 25 505 633 9 verksam under exekvering av ett pågående program för undvikande av att behöva tillhandahålla uppdatering. Med hjälp av den tredje porten C i registerminnet RM, dataaccessporten, är det möjligt för signalprocessorn SPU att tömma processregistren i register- minnet RM på signaldata under det att exekveringsprocessorn IPU fortsätter att exekvera program. Emellertid bör i detta fall skrivskydd anordnas för det aktuella procressregistret vars data Om detta skrivskydd aktiveras, får exekveringsprocessorns IPU:s skrivoperation stoppas tillfälligt tills dess att aktuellt processregister är tömt på sitt innehåll. ännu ej blivit' utsända.

Vid behandling av data riktas skrivoperationer mot samtliga registerportar i registeruppsättningen som hör till programnivån.

Skrivskyddet för processregisterdata som ännu ej sänts ut kan enligt ett utförande anordnas genom jämförelse av aktuell registeradress för utsända data med den registeradress som avses för exekveringsprocessorns IPU:s skrivdata. Signaldatatömning ifrån signalprocessorn SPU utförs lämpligen sekventiellt på konsekutiva registeradresser.

Systemet enligt uppfinningen kan exempelvis utnyttjas inom datakommunikation, telekommunikation, ISDN (Integrated Services Digital Network) kommunikation etc. Även i övrigt skall uppfin- ningen givetvis ej begränsas till visade utföringsformer utan kan varieras på en lång rad sätt inom ramen för patentkraven.

Claims (18)

10 15 20 25 30 35 503 633 10 PATENTKRAV

1. System för behandling av data omfattande ett centralprocessor- system omfattande åtminstone en signalprocessor (SPU) för sig- nalbehandling och administrering vilken omfattar en samarbets- buffert (JBU) där signalprocessorn (SPU) minstone en exekveringsprocessor (IPUu,d,n_m) omfattande ett samarbetar med åt- flerportsregisterminne (RM) där systemet vidare omfattar ett systemminne (SM), k ä n n e t e c k n a t d ä r a v, att åtminstone en programnivå (THL, BAL) innehåller åtminstone två identiska registeruppsättningar i registerminnet (RM) vilket omfattar åtminstone en signalinläggningsport (A), en signalut- tagsport (B) och en dataaccessport (C) varvid signaldatatrans- porter mellan signalprocessorn (SPU) och exekveringsprocessorn (exekveringsprocessorerna) (IPUi) utföres eur signalprocessorn (SPU), att signaldata överföres till registerminnet (RM) i ex- (IPUi) exekveringsprocessorn (IPUI) och att vid övergång från ett jobb ekveringsprocessorn under exekvering av program i med data ifrån en första registeruppsättning till ett annat jobb, växling sker till en andra registeruppsättning och att på varandra följande programexekveringar i exekveringsprocessorn (IPU¿) direkt transporter. kan utföras utan mellanliggande signaldata-

2. System enligt patentkrav 1, k ä n n e t e c k n a t d ä r a v, att varje programnivå (THL, BAL) har två identiska registerup- psättningar.

3. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att registerminnet (RM)i.exekveringsprocessorn (IPU¿)innehàller signal-, och processdata.

4. System enligt något av föregående patentkrav, 10 15 20 25 30 35 5Û3 633 11 k ä n n e t e c k n a t d ä r a v, _ att processregisterminnet (RM) omfattar åtminstone två portar för dataaccesser.

5. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att signaler med signaldata i förväg läggs in i processregister- (RM) (A) programexekvering i exekveringsprocessorn (IPUi). minnet via signalinläggningsporten under pågående

6. System enligt patentkrav 5, k ä n n e t e c k n a t d ä r a v, att då ett av en signal adresserat funktionsblock skall startas, växling sker till en registeruppsättning som varit passiv under föregående jobb.

7. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att en övergång mellan exekvering av olika jobb äger rum direkt utan mellanbuffertering av signaldata.

8. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att signaldatasändningar utföres ifrån den registeruppsättning som används i ett program under exekvering.

9. System enligt något av patentkraven 1-7, k ä n n e t e c k n a t d ä r a v, att signaldatasändningar utföres ifrån den registeruppsättning som ej användes i pågående exekvering och att en uppdaterings- funktion sörjer för uppdatering av data.

10. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att det omfattar åtminstone två exekveringsprocessorer (IPU1).

11. System enligt något av föregående patentkrav, 10 15 20 25 30 35 503 633 12 k ä n n e t e c k n a t d ä r a v, att systemminnet (SM) är centralt.

12. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att systemminnet (SM) är distribuerat.

13. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att för tömning av processregistren i processregisterminnet (RM) på signaldata utnyttjas dataaccessporten (C).

14. System enligt patentkrav 13, k ä n n e t e c k n a t d ä r a v, att under tömning av processregistren i processregisterminnet (RM) pågår exekvering i exekveringsprocessorn (IPU¿).

15. System enligt patentkrav 13, k ä n n e t e c k n a t d ä r a v, att det omfattar en anordning för skydd för ej ivägsända data i processregisterminnet (RM) under tömning.

16. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att skrivoperationer riktas mot åtminstone vardera en signalin- läggningsport (A), en signaluttagsport(B) och en dataaccessport (C) i den registeruppsättning som hör till programnivån.

17. System enligt något av föregående patentkrav, k ä n n e t e c k n a t d ä r a v, att signalinläggningsporten (A) multipelutnyttjas såsom dataac- cess eller datauttag från det register som ej används i en pågående exekvering för intern programexekvering.

18. Förfarande för behandling av data med användning av lastdeln- ing i ett system omfattande ett centralprocessorsystem omfattande åtminstone en signalprocessor (SPU) och åtminstone en exe- 10 15 20 25 30 35 503 633 13 kveringsprocessor (IPUh,dn_m) omfattande ett flerportsprocessor- registerminne (RM), k ä n n e t e c k n a t att åtminstone en programnivå (THL, BAL) i systemet förses med d ä r a v , åtminstone två identiska registeruppsättningar i registerminnet (RM) vilket är försett med åtminstone en vardera av en signalin- läggningsport (A), en signaluttagsport (B) och en accessdataport (C). - att signalprocessorn (SPU) tillhandahåller signaldatatrans- porter~ mellan signalprocessorn (SPU) och åtminstone en ex- ekveringsprocessor (IPU), - att under pågående exekvering i-en exekveringsprocessor (IPUi) användande en registeruppsättning, signalprocessorn (SPU) trans- porterar signaldata för en följande exekvering till en annan registeruppsättning och att - exekveringsprocessorn (IPU) övergår direkt från en exekvering av ett jobb till exekvering av följande jobb genom växling av registeruppsättning och att - ingen signaldatatransport krävs vid övergången. 190 centralprocessorsystem omfattande åtminstone en signalprocessor Kommunikationsystem för behandling av data omfattande ett (SPU) för signalbehandling och administrering vilken omfattar en samarbetsbuffert (JBU) där signalprocessorn (SPU) samarbetar med åtminstone en exekveringsprocessor (IPUkiq'HHn) omfattande ett flerportsregisterminne (RM) där systemet vidare omfattar ett systemminne (SM), k ä n n e t e c k n a t d ä r a v, BAL) in- registeruppsättningar i att åtminstone en trafikstyrande. programnivå (THL, neháller två registerminnet (RM) vilket omfattar åtminstone en signalinläg- åtminstone identiska gningsport (A), en signaluttagsport (B) och en processdataport (C) varvid signaldatatransporter mellan signalprocessorn (SPU) och exekveringsprocessorn (IPUi) utföres av signalprocessorn (SPU) varvid signaldata överföres till registerminnet (RM) i exekveringsprocessorn (IPUÅ) under exekvering av program i exekveringsprocessorn (IPUi) och att vid övergång från ett jobb 503 633 14 med data ifrån en första registeruppsättning till ett annat jobb, växling sker till en andra registeruppsättning och att pá varandra följande programexekveringar i exekveringsprocessorn (IPU,) kan utföras direkt utan mellanliggande signaldata- transporter genom växling frán en registeruppsättning till en annan identisk registeruppsättning.