JPH10507549A - 負荷共有システムとデータ処理の方法と負荷を共有する通信システム - Google Patents

Abstract

(57)【要約】 この発明は、信号の処理と管理用の少なくとも１個の信号プロセッサ（ＳＰＵ）と、多ポートのプロセスレジスタメモリ（ＲＭ）を持つ少なくとも１個の実行プロセッサ（ＩＰＵ）とを持つ中央プロセッサシステムを備えるデータ処理のシステムと方法に関する。信号プロセッサ（ＳＰＵ）と実行プロセッサ（ＩＰＵ）は協同し、またこのシステムはシステムメモリ（ＳＭ）をさらに備える。このシステムの少なくとも１つのトラヒック処理プログラムレベル（ＴＨＬ、ＢＡＬ）は実行プロセッサのレジスタメモリ（ＲＭ）内に少なくとも２個の同じレジスタセットを備える。実行プロセッサ（ＩＰＵ）は少なくとも１個の信号入力ポート（Ａ）と信号出力ポート（Ｂ）とデータアクセスポート（Ｃ）を備える。信号プロセッサ（ＳＰＵ）と実行プロセッサ（ＩＰＵ）の間の信号データ伝送は、実行中に信号プロセッサ（ＳＰＵ）が行う。実行プロセッサ（ＩＰＵ）は、レジスタセットを切り替えることにより１つのジョブの実行から別のジョブの実行に直接切り替える。

Description

【発明の詳細な説明】 負荷共有システムとデータ処理の方法と負荷を共有する通信システム 技術分野 この発明はデータ処理用のプログラム記憶制御システムに関する。このような システムはハードウエアとソフトウエアを備え、多数のサブシステムと所定の機 能を持つ機能ブロックに分割されている。この発明は、信号の処理と管理を行う 少なくとも１個の信号プロセッサを持つ中央プロセッサシステムを備え、この信 号プロセッサは多ポートレジスタメモリを備える少なくとも１個の実行プロセッ サと協同する。またこのシステムはシステムメモリを備える。このようなシステ ムのいろいろの機能ブロックが協同する場合は種々の信号を用いる。特に送信負 荷の高いシステムでは、信号を高速で効率的に処理してできるだけ高速の信号デ ータ処理を行う必要がある。 従来の技術 高速で高効率が要求されるデータ処理システムでは、いわゆる多ポート記憶を 用いてたとえば文脈切り替えなどの内部データ処理を行うことが知られている。 たとえば、交換システムや制御システムを用いるＡＸＥシステム（Ｌ Ｍ エ リクソンによる）では、制御コンピュータの中央プロセッサ内の多ポート記憶を プログラムシステムのプロセスレジスタとして用いる。この場合はプログラムレ ジスタの一時的なデータを処理し、また割り込み可能なプログラムレベル毎に１ 個の多ポートメモリセットを用いることが知られている。保存データを予めリセ ットする必要なしに実際のプロセスレジスタデータを利用できるので、高速の交 換が可能である。 この既知のシステムでは、信号プロセッサと実行プロセッサが協同する。この 場合、実行プロセッサが前のジョブのプログラムを実行している間に、信号プロ セッサは入って来た信号またはジョブを中間バッファに伝送する。ジョブが終わ ると、またはたとえば優先度の高いジョブからのプログラム割り込みが入ると、 実行プロセッサは次の機能ブロック開始信号をデータと共に取り出す。割り込み を受けたプログラムに復帰する場合は、そのプログラムレベルに属するレジスタ セットに切り替えることにより、プログラムのレジスタデータに直接アクセスす ることができる。信号を送るときは、実行プロセッサは信号データをそのレジス タメモリから出力データ中間バッファに移す。 特にこのような中間バッファとの授受により、データ処理システムの能力が制 限される。特にデータ処理システムが高度のまたは非常に高度の能力を要求され る場合は、これが能力を制限することがある。 発明の概要 この発明の目的は、高度の能力を持つ上述のデータ処理システムを提供するこ とである。さらにこの発明の目的は、信号負荷を分散させて、既知のシステムに 比べて能力の高いシステムを提供することである。特にこの発明の目的は、信号 伝送に必要な時間を減らすことができるシステムを提供することである。この発 明の或る特定の目的は、２個以上の実行プロセッサに効率よくジョブを分散させ るシステムを提供することである。この発明の別の特定の目的は、信号のデータ 長さがシステム内のトラヒックの処理に与える影響が既知のシステムに比べて非 常に小さいシステムを提供することである。 またこの発明の目的は、システムに関して上に述べた目的を達成するデータ処 理の方法を提供することである。 さらにこの発明の或る特定の目的は、高度の能力を持ち、システムに関して上 に述べた目的を達成する、負荷を共有する通信システム、たとえば電気通信シス テムまたはデータ通信システム、を提供することである。 これらの目的は、協同バッファを備え、信号の処理および管理用の、少なくと も１個の信号プロセッサと、多ポートレジスタメモリを持ちかつ前記信号プロセ ッサと協同する少なくとも１個の実行プロセッサと、システムメモリとを持つ中 央プロセッサシステムを備える、データ処理システムにより達成される。ここで 、実行プロセッサのレジスタメモリ内の少なくとも１つのプログラムレベルに２ 個の同じレジスタセットがあり、また前記レジスタメモリは各信号入力と信号出 力毎に少なくとも１個のポートと、さらに少なくとも１個のデータアクセスポー トを備える。信号プロセッサと実行プロセッサの間の信号データの伝送は信号プ ロ セッサが行い、連続したプログラム実行を行うのに中間信号データ伝送を必要と しない。 この発明では、信号負荷を信号プロセッサと機能実行プロセッサの間に分散さ せるので、高度のシステム能力が得られる。さらに多ポートメモリを用いている 。これらは、データ処理に必要なプロセスレジスタを、特に割り込み可能なプロ グラムレベル毎に１個のレジスタセットを備える。これらのプロセスレジスタは 、信号データと、機能ブロックが実行中に処理するプロセスデータを含む。この 発明の特定の実施態様では、少なくとも１個の信号プロセッサと実行プロセッサ との間の負荷の分散のために、データ処理用のトラヒック制御プログラムレベル は、２個の同じレジスタセットと、１個の信号入力ポートと１個の信号出力ポー トとデータアクセス用の少なくとも１個のポートとを備える。したがって、実行 プロセッサ内で進行しているプログラムの実行の重荷にならずすなわち実行を妨 げることなく、或る信号の信号データを実行プロセッサのプロセスレジスタに予 め入力することができる。入力信号でアドレス指定された機能ブロックをプログ ラムの終わりに立ち上げるときは、第２のレジスタセット、すなわち前のジョブ の実行のときに活動的でなかったレジスタセット、に切り替える。このようにし て実行プロセッサは新しいジョブをすぐ立ち上げることができ、中間バッファか ら信号データを伝送する必要がない。 この発明では、１つの、複数の、または全てのプログラムレベルに、二重のレ ジスタセットを備えてよい。特定の実施態様では、このシステムは２個以上の実 行プロセッサを備え、ジョブをこれらに分散する。この発明の優れた一実施態様 では、データ信号の伝送たとえば他の機能ブロックなどへの信号のバッファリン グは、実行するプログラムのレジスタセットから行う。このときに更新は必要な い。データアクセスポート（少なくとも１個の）を通して、信号プロセッサのプ ロセスレジスタメモリは信号データによりプロセスレジスタをクリアし、関連す る実行プロセッサはプログラムを実行する。この場合、データをまだ送っていな い実際のプロセスレジスタは書き込み保護を行うとよい。優れた一実施態様では 、書き込み保護を行うと、実際のプロセスレジスタをクリアするまでは実行プロ セッサの書き込み動作は一時的に停止する。一実施態様では、データ処理の際の 書 き込み動作は、その実際のプログラムレベルに属するレジスタセットの全てのレ ジスタポートに対して行う。システムメモリは分散しても集中してもよい。 またこの発明は、信号負荷の分散によるデータ処理の方法に関する。実行プロ セッサがプログラムを実行するときは、実行プロセッサのレジスタメモリ内にあ るレジスタセットを用いる。実行プロセッサ内で進行しているプログラムの実行 を妨げることなく、信号データを予めレジスタに入力する。信号からアドレス指 定された機能ブロックは、たとえば前のプログラムが終わると開始する。このと き第２レジスタセットに切り替わり、たとえば中間バッファなどから中間信号デ ータを伝送する必要なく、実行プロセッサは新しいジョブを直接立ち上げる。実 行プロセッサへの信号データの伝送は協同プロセッサが行う。特に、異なるジョ ブの実行の切り替えは、信号データの中間バッファリングなしに直接行う。特に 信号データは、実行中のプログラムで用いるレジスタセットから送ってよい。 またこの発明は、前に述べたように負荷を共有するシステムを含む通信システ ム、たとえば電気通信システムまたはデータ通信システムに関する。 この発明のシステムの利点は、信号プロセッサすなわち協同プロセッサと実行 プロセッサ（単数または複数）の間に十分負荷を分散させることにより、制御シ ステムの能力に影響するトラヒック処理を増やすことができることである。また この発明を用いて、信号プロセッサから多数の異なる実行プロセッサにジョブを 分散させることができる。システムの能力に影響するトラヒックは主として実行 プロセッサの能力により与えられるので、信号のデータ長さがトラヒック処理に 与える影響は従来より小さい。 図面の簡単な説明 次の図面を参照して、以下にこの発明を一般的に詳細に説明する。 第１図は、この発明が適用可能なデータを含むシステムの例示のブロック図で ある。 第２図は、この発明のシステムの例を示す。 発明の詳細な説明 第１図は中央処理システムを備える制御コンピュータシステムの例である。中 央処理システムは、入出力手段Ｉ／Ｏを通して種々の外部装置または周辺装置に 接続し、または１個以上の地域プロセッサＲＰを備える地域プロセッサシステム に接続する。この制御コンピュータ部分はもちろんハードウエアとソフトウエア を備え、多数のサブシステムと機能ブロックを備えるが、ここではこの発明に関 係するものだけを説明する。機能ブロックは通常は特定の機能を持ち、また機能 ブロックは多数の回路板を備える。地域プロセッサハンドラは地域プロセッサＲ Ｐと授受する信号を処理する。優れた一実施態様では、地域プロセッサハンドラ ＲＰＨは複数の地域プロセッサを処理する。信号プロセッサＳＰＵは、プログラ ムの実行を主な仕事とする１個以上の実行プロセッサＩＰＵへの信号またはジョ ブを処理する。図示の実施態様では、実行プロセッサＩＰＵは３個の並列のメモ リを備える。すなわち、データメモリＤＳと、参照メモリＲＳと、プログラムメ モリＰＳである。しかしこれは単なる例であって、中央プロセッサシステムの構 成はこの通りでなくてもよい。またこの中央プロセッサシステム自体を二重にし て冗長度を持たせてもよい。 第２図に信号プロセッサ（協同プロセッサともいう）ＳＰＵを示す。これは１ 個以上のいわゆるジョブバッファＪＢＵを備える。もちろんＳＰＵは他の装置も 備えるが、それはこの発明に欠かせないものではなく、また多数の既知の種類の ものであってよい。信号プロセッサＳＰＵは１個以上の実行プロセッサＩＰＵ_{i: i=1...n} と協同する。ただしｎはシステム内の実行プロセッサの数である。さら に中央プロセッサシステムはいわゆるシステムメモリＳＭを備える。これは分散 されたメモリか集中されたメモリであって、実行プロセッサＩＰＵ_i内のプロセ スレジスタＲＭからの処理された一時的なデータを記憶するのに用いる。データ を処理するには、記憶されたデータをレジスタメモリＲＭに読み出す。実行プロ セッサＩＰＵ内のプロセスレジスタＲＭは、信号データや、各機能ブロックが実 行中に処理したその他のプロセスデータを含む。レジスタメモリＲＭはデータ処 理に必要なプロセスレジスタを含み、プログラムレベル毎に１レジスタセットに するとよい。これらのレジスタメモリＲＭは多数のポートＡ、Ｂ、Ｃを備える。 図示の実施態様では、データ処理トラヒック制御プログラムレベルＴＨＬ（トラ ヒック処理レベル）とＢＡＬ（ベースレベル）に、信号入力用の１個のポートＡ と信号出力用の１個のＢポートとデータアクセス用の少なくとも１個の Ｃポートを備える、２個の同じレジスタセットを設ける。実行プロセッサＩＰＵ がプログラムを実行するかどうかに関わらず、この実行に重荷にならずすなわち 妨げることなく、ジョブの実行中に、信号データを持つ信号を予め実行プロセッ サＩＰＵ_iのレジスタメモリＲＭに入力する。プログラムの実行を終わるとき、 或る信号が或る機能ブロックに、立ち上がるようアドレス指定する。すると第２ レジスタセットに切り替わり、実行プロセッサＩＰＵ_iは、中間バッファなどか ら信号データを伝送する必要なく新しいジョブを直接立ち上げることができる。 実行プロセッサが実行するジョブを含んでいないレジスタセットに信号データを 予め伝送して入力するのは、協同プロセッサすなわち信号プロセッサＳＰＵであ る。優れた実施態様では、全てのプログラムレベルは二重レジスタセットを備え る。もちろんレジスタセットは第２図の２個より多くてもよい。たとえばＴＨＬ や、ＢＡＬや、Ｄ（図示せず）や、その他である。もちろんこれより少なくても よい。または、いくつかのレベルだけが二重レジスタセットを備えてもよい。図 示の実施態様ではプログラムレベルＤは二重レジスタセットを備えていないが、 このレベルも二重レジスタセットを備えてよい。或るレベルは二重レジスタセッ トを備えるがポートは２つだけ、というように、多数の異なる実施態様が可能で ある。さらに、三重または多重のレジスタセットを用いてもよい。実行するジョ ブが用いるレジスタセットは１つであって、他のレジスタセットは次のジョブ用 の開始データを受信するのに用いる。 実行プロセッサは一般にレジスタ指向である。つまり、処理するデータは全て レジスタメモリＲＭ内のレジスタに一時的なデータとして記憶する。異なる実施 態様では、１個以上の実行プロセッサＩＰＵが、ジョブを分配する信号プロセッ サＳＰＵと協同する。図示の実施態様では、二重レジスタセットを備える３ポー トのメモリを、相互に割り込みできないトラヒック制御プロセッサレベルＴＨＬ とＢＡＬ（高い送信負荷を持つ）に用いる。この発明では別のプログラムレベル Ｄは２ポートを持つ単一レジスタセットを備え、優先度が低く周波数の低いジョ ブに用いる。このようなプログラムレベルでは、次のジョブのバッファリングや 信号の伝送に関する能力は増えない。しかしこれはこの場合は必要がない。 たとえばポートＡの１つを、実行プロセッサＩＰＵ_iの内部活動に用いること ができる。その一例はデータの事前バッファリングなどで、データ出力として内 部で並列に用いることができる。 プログラムレベルＴＨＬとＢＡＬのジョブの入力に二重レジスタセットを用い るので、信号プロセッサＳＰＵはいろいろのレジスタに別の方法でアドレスする ことができる。ジョブの割り込みが起こる場合があるので、アドレスを保存する 。別の実施態様では、多重レジスタセットを、全てのプログラムレベルに備える か、またはいろいろの理由から十分と分かったプログラムレベル、特に送信密度 が高いトラヒック制御プログラムレベルＴＨＬやＢＡＬなどだけに備える。デー タ信号をたとえば他の機能ブロックに送信するときは、進行中のプログラムの実 行中に動作しているレジスタセットから行うので、更新の必要はない。レジスタ メモリＲＭ内の第３ポートＣ（データアクセスポート）を用いると、実行プロセ ッサＩＰＵが現在のプログラムを実行中に、信号プロセッサＳＰＵは信号データ によりレジスタメモリＲＭのプロセスレジスタをクリアすることができる。しか しこの場合は、まだ送信していないデータを持つ実際のプロセスレジスタは書き 込み保護をしなければならない。この書き込み保護が働いた場合は、実際のプロ セスレジスタをクリアするまでは、実行プロセッサＩＰＵの書き込み動作を一時 的に停止する。データ処理のとき、書き込み動作はそのプログラムレベルに属す るレジスタセットの全てのレジスタポートに対して行う。一実施態様では、まだ 送信していないプロセスレジスタデータの書き込み保護は、送信されたデータの 実際のレジスタアドレスと、実行プロセッサＩＰＵのデータを書き込もうとする レジスタアドレスとを比べることにより行う。信号プロセッサＳＰＵからの信号 データのクリアは、連続したレジスタアドレスに逐次行う。 この発明のシステムは、たとえばデータ通信や、電気通信や、ＩＳＤＮ（統合 サービスディジタル網）通信などに用いてよい。別の態様でも、もちろんこの発 明は図示の実施態様に限定されるものではなく、特許請求の範囲内で多くの方法 で変更することができる。

Claims (1)

1. 【特許請求の範囲】 １． 協同バッファ（ＪＢＵ）を備え、信号の処理および管理用の、少なくと も１個の信号プロセッサ（ＳＰＵ）を持つ中央プロセッサシステムを備えるデー タ処理用のシステムであって、ただし信号プロセッサ（ＳＰＵ）は多ポートレジ スタメモリ（ＲＭ）を備える少なくとも１個の実行プロセッサ（ＩＰＵ_{i:i=1... n} ）と協同し、前記システムはシステムメモリ（ＳＭ）をさらに備えており、 少なくとも１つのプログラムレベル（ＴＨＬ、ＢＡＬ）はレジスタメモリ（Ｒ Ｍ）内に少なくとも２個の同じレジスタセットを備え、レジスタメモリ（ＲＭ） は少なくとも１個の信号入力ポート（Ａ）と信号出力ポート（Ｂ）とデータアク セスポート（Ｃ）を備え、信号プロセッサ（ＳＰＵ）と実行プロセッサ（単数ま たは複数）（ＩＰＵ_i）の間の信号データ伝送は信号プロセッサ（ＳＰＵ）が行 い、実行プロセッサ（ＩＰＵ_i）の実行中に信号データを実行プロセッサ（ＩＰ Ｕ_i）のメモリ（ＲＭ）に送ることと、第１レジスタセットからのデータを用い るジョブから、別のレジスタセットからのデータを用いる別のジョブに切り替え るときは、レジスタセットを切り替えることにより、実行プロセッサ（ＩＰＵ_i ）は中間の信号データの伝送を行わずに直接、連続的なプログラム実行ができる こと、 を特徴とする、データ処理用のシステム。 ２． 各プログラムレベル（ＴＨＬ、ＢＡＬ）は２個の同じレジスタセットを 持つことを特徴とする、請求項１に記載のデータ処理用のシステム。 ３． 実行プロセッサ（ＩＰＵ_i）内のレジスタメモリ（ＲＭ）は信号データ とプロセスデータを含むことを特徴とする、前記請求項のどれかに記載のデータ 処理用のシステム。 ４． プロセスレジスタメモリ（ＲＭ）はデータアクセス用の少なくとも２個 のポートを備えることを特徴とする、前記請求項のどれかに記載のデータ処理用 のシステム。 ５． 実行プロセッサ（ＩＰＵ_i）内でプログラムの実行中に、信号入力ポー ト（Ａ）を通してプロセスレジスタメモリ（ＲＭ）内に信号データを含む信号を 予め導入することを特徴とする、前記請求項のどれかに記載のデータ処理用のシ ステム。 ６． 信号がアドレス指定した機能ブロックを立ち上げるときは、前のジョブ 中に活動的でなかったレジスタセットに切り替えることを特徴とする、請求項５ に記載のデータ処理用のシステム。 ７． １つのジョブの実行から別のジョブへの切り替えは、信号データの中間 バッファリングなしに直接行うことを特徴とする、前記請求項のどれかに記載の データ処理用のシステム。 ８． 信号データは、プログラムの実行中に用いるレジスタセットから送るこ とを特徴とする、前記請求項のどれかに記載のデータ処理用のシステム。 ９． 或る実行に用いないレジスタセットを信号データの伝送に用い、また更 新機能がデータの更新を行うことを特徴とする、請求項１−７のどれかに記載の データ処理用のシステム。 １０． 少なくとも２個の実行プロセッサ（ＩＰＵ_i）を備えることを特徴と する、前記請求項のどれかに記載のデータ処理用のシステム。 １１． システムメモリ（ＳＭ）は中央のメモリであることを特徴とする、前 記請求項のどれかに記載のデータ処理用のシステム。 １２． システムメモリ（ＳＭ）は分散されたメモリであることを特徴とする 、請求項１−１０のどれかに記載のデータ処理用のシステム。 １３． データアクセスポート（Ｃ）を用いて、プロセスレジスタメモリ（Ｒ Ｍ）のプロセスレジスタからの信号データをクリアすることを特徴とする、前記 請求項のどれかに記載のデータ処理用のシステム。 １４． プロセスレジスタメモリ（ＲＭ）のプロセスレジスタをクリアしてい る間に、実行プロセッサ（ＩＰＵ_i）は実行することを特徴とする、請求項１３ 記載のデータ処理用のシステム。 １５． クリアリング中はプロセスレジスタメモリ（ＲＭ）内の送信していな いデータの保護を行うことを特徴とする、請求項１３記載のデータ処理用のシス テム。 １６． 書き込み動作は、そのプログラムレベルに属するレジスタセットの信 号入力ポート（Ａ）と信号出力ポート（Ｂ）とデータアクセスポート（Ｃ）に対 して行うことを特徴とする、前記請求項のどれかに記載のデータ処理用のシステ ム。 １７． 信号入力ポート（Ａ）は多重であって、内部プログラム実行の進行し ている実行に用いていないレジスタのデータアクセスまたはデータ出力として用 いることを特徴とする、前記請求項のどれかに記載のデータ処理用のシステム。 １８． 少なくとも１個の信号プロセッサ（ＳＰＵ）と、多ポートのプロセッ サレジスタメモリ（ＲＭ）を備える少なくとも１個の実行プロセッサ（ＩＰＵ_{i: i=1...n} ）とを持つ中央プロセッサシステムを備えるシステム内の、負荷の共有 を用いるデータ処理の方法であって、 このシステムの少なくとも１つのプログラムレベル（ＴＨＬ、ＢＡＬ）はレジ スタメモリ（ＲＭ）内に少なくとも２個の同じレジスタセットを備え、レジスタ メモリ（ＲＭ）はそれぞれ少なくとも１個の信号入力ポート（Ａ）と信号出力ポ ート（Ｂ）とアクセスデータポート（Ｃ）を備えることと、 ・ 信号プロセッサ（ＳＰＵ）は、信号プロセッサ（ＳＰＵ）と少なくとも１個 の実行プロセッサ（ＩＰＵ）の間の信号データ伝送を行うことと、 ・ １個のレジスタセットを用いて実行プロセッサ（ＩＰＵ_i）が実行中に、信 号プロセッサ（ＳＰＵ）は次に実行する信号データを別のレジスタセットに送る ことと、 ・ レジスタセットを切り替えることにより、実行プロセッサ（ＩＰＵ）は１つ のジョブの実行から次のジョブの実行に直接切り替えることと、 ・ 切り替えには信号データの伝送が必要ないこと、 を特徴とする、データ処理の方法。 １９． 協同バッファ（ＪＢＵ）を備え、信号の処理および管理用の、少なく とも１個の信号プロセッサ（ＳＰＵ）を持つ中央プロセッサシステムを備えるデ ータ処理用の通信システムであって、ただし信号プロセッサ（ＳＰＵ）は多ポー トレジスタメモリ（ＲＭ）を備える少なくとも１個の実行プロセッサ（ＩＰＵ_{i: i=1...n} ）と協同し、またシステムはシステムメモリ（ＳＭ）をさ らに備えており、 少なくとも１つのトラヒック制御プログラムレベル（ＴＨＬ、ＢＡＬ）はレジ スタメモリ（ＲＭ）内に少なくとも２個の同じレジスタセットを備え、レジスタ メモリ（ＲＭ）は少なくとも１個の信号入力ポート（Ａ）と信号出力ポート（Ｂ ）とデータアクセスポート（Ｃ）を備え、信号プロセッサ（ＳＰＵ）と実行プロ セッサ（ＩＰＵ_i）の間の信号データ伝送は信号プロセッサ（ＳＰＵ）が行い、 実行中に信号データを実行プロセッサ（ＩＰＵ_i）のレジスタメモリ（ＲＭ）に 送ることと、或るレジスタセットからのデータを用いるジョブから、別のレジス タセットからのデータを用いる逐次のジョブへの切り替えは、レジスタセットを 切り替えることにより、中間の信号データの伝送を行わずに直接実行すること、 を特徴とする、データ処理用の通信システム。