KR970707489A - 데이터 처리용 로드 공유 시스템 및 방법과 로드 공유 통신 시스템(load sharing system and a method for processing of data and a communication system with load sharing) - Google Patents

데이터 처리용 로드 공유 시스템 및 방법과 로드 공유 통신 시스템(load sharing system and a method for processing of data and a communication system with load sharing) Download PDF

Info

Publication number
KR970707489A
KR970707489A KR1019970702490A KR19970702490A KR970707489A KR 970707489 A KR970707489 A KR 970707489A KR 1019970702490 A KR1019970702490 A KR 1019970702490A KR 19970702490 A KR19970702490 A KR 19970702490A KR 970707489 A KR970707489 A KR 970707489A
Authority
KR
South Korea
Prior art keywords
data
execution
signal
processor
ipu
Prior art date
Application number
KR1019970702490A
Other languages
English (en)
Other versions
KR100331491B1 (ko
Inventor
아브산 올레그
윌드링 클라우스
Original Assignee
에르링 블롬메, 한스 홀므그렌
텔레폰악티에볼라겟 엘엠 에릭슨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에르링 블롬메, 한스 홀므그렌, 텔레폰악티에볼라겟 엘엠 에릭슨 filed Critical 에르링 블롬메, 한스 홀므그렌
Publication of KR970707489A publication Critical patent/KR970707489A/ko
Application granted granted Critical
Publication of KR100331491B1 publication Critical patent/KR100331491B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Telephonic Communication Services (AREA)

Abstract

본 발명은 신호를 처리하여 관리하는 하나 이상의 신호 프로세스(SPU)와 멀티 다중 포트 처리 레지스터 메모리(RM)을 포함하는 하나 이상의 여기 프로세스(IPU)를 포함하는 중앙 프로세서 시스템을 구비한 데이타 처리용 시스템 및 그 방법에 관한 것이다. 신호 프로세서(SPU) 및 여기 프로세스(IPU)는 협동하고 이 시스템은 시스템 메모리(SM)을 포함한다. 시스템의 하나 이상의 트랙픽 조절 프로그램 레벨(THL, BAL)는 하나 이상의 입력 포트(A), 신호 출력 포트(B) 및 데이타 액세스 포트(C)을 포함하는 여기 프로세서의 레지스터 메모리(RM)에 두 개 이상의 동일한 레지스터 세트를 포함한다. 신호 프로세서(SPU)와 여기 프로세서(IPU)사이의 신호 데이타 전송은 실행 중 신호 프로세서(SPU)에 의해 실행된다. 실행 프로세서(IPU)는 스위칭 레지스터 세트에 의해 잡의 실행으로부터 나머지 잡의 실행으로 직접 교환된다.

Description

데이타 처리용 로드 공유 시스템 및 방법과 로드 공유 통신 시스템(LOAD SHARING SYSTEM AND A METHOD FOR PROCESSING OF DATA AND A COMMUNICATION SYSTEM WITH LOAD SHARING)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 데이타를 포함하는 시스템의 예를 도시한 블록도, 제2도는 본 발명의 시스템의 예를 도시한 도면.

Claims (19)

  1. 프로세서(SPU)를 포함하는 중앙 프로세서 시스템을 구비한 시스템으로, 신호 프로세서(SPU)는 이 시스템이 시스템 메모리(SM)을 더 포함하는 멀티포트레지스터 메모리(RM)을 포함하는 하나 이상의 실행 프로세서(IPUi:i=...n)하는 것에 있어서, 하나 이상의 프로그램 레벨(THL, BAL)은 하나 이상의 신호 입력포트(A), 신호 출력 포트(B) 및 데이타 액세스 포트(C)을 포함하는 레지스터 메모리에 두 개 이상의 동일한 레지스터 세트를 구비하고, 신호프로세서(SPU)와 실행 프로세서(들) (IPUi) 사이의 전송은 신호프로세서(SPU)에 의해 실행되고 신호 데이타는 실행 프로세서(IPUi)에 의한 실행중 실행 프로세서(IPUi)의 메모리(RM)에 전송되고 제1레지스터 세트로부터 데이타를 이용하는 잡으로부터 나머지 레지스터 잡으로부터 데이타를 이용하는 나머지 잡으로 교환할 때, 실행 프로세서(IPUi)에 의한 연속 프로그램 실행이 중간 신호 데이타 전송없이 수행되도록 레지스터 세트가 교환되는 것을 특징으로 하는 데이타 처리 시스템.
  2. 청구항1에 있어서, 각각의 프로그램 레벨(THL, BAL)는 두 개의 동일한 레지스터 세트를 지닌 것을 특징으로 하는 데이타 처리 시스템.
  3. 상기 청구항 중 어느 한 항에 있어서, 실행 프로세서(IPU)의 레지스터 메모리(RM)은 신호 데이타 및 처리 데이타를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  4. 상기 청구항 중 어느 한 항에 있어서, 처리 레지스터 메모리(RM)은 데이타 액세스에 대한 두 개 이상의 포트를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  5. 상기 청구항 중 어느 한 항에 있어서, 앞서 신호 데이타를 포함하는 신호들은 실행 프로세서(IPUi)의 프로그램 실행중 신호 입력 포트(A)을 경유하여 처리 레지스터 메모리(RM)에 도입되는 것을 특징으로 하는 데이타 처리 시스템.
  6. 청구항5에 있어서, 신호에 의해 어드레스된 기능 블록이 개시할 때, 선행 집중 통과한 레지스터에 교환이 수행되는 것을 특징으로 하는 데이타 처리 시스템.
  7. 상기 청구항 중 어느 한 항에 있어서, 잡의 실행으로부터 또다른 잡의 실행으로의 교환은 신호 데이타의 중간 버퍼링 없이 직접 수행되는 것을 특징으로 하는 데이타 처리 시스템.
  8. 상기 청구항 중 어느 한 항에 있어서, 신호 데이타는 프로그램 실행중 이용된 레지스터 세트로부터 전송되는 것을 특징으로 하는 데이타 처리 시스템.
  9. 청구항 1내지 7에 있어서, 실행에 이용되지 않는 레지스터 세트는 신호 데이타 전송에 이용되고 갱신 기능은 데이타 갱신을 위해 제공되는 것을 특징으로 하는 데이타 처리 시스템.
  10. 상기 청구항 중 어느 한 항에 있어서, 두 개 이상의 실행 프로세서(IPUi)을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  11. 상기 청구항 중 어느 한 항에 있어서, 시스템 메모리(SM)는 중앙 메모리인 것을 특징으로 하는 데이타 처리 시스템.
  12. 시스템 메모리(SM)은 분배 메모리인 것을 특징으로 하는 데이타 처리 장치.
  13. 선행항 중 한 항에 있어서, 데이타 액세스 포트(C)는 처리 레지스터 메모리(RM)의 처리 레지스터로부터 신호 데이타를 클리어링하는 것을 특징으로 하는 데이타 처리 시스템.
  14. 처리 레지스터 메모리(RM)의 처리 레지스터를 클리어링하는 동안 실행 프로세서(IPUi)가 실행하는 것을 특징으로 하는 데이타 처리 시스템.
  15. 클리어링 중 처리 레지스터 메모리(RM)에 전송되지 않은 데이타를 보호하기 위한 장치를 구비한 것을 특징으로 하는 데이타 처리 시스템.
  16. 상기 청구항 중 어느 한 항에 있어서, 기록 자동은 신호 입력포트(A), 신호 출력 포트(B) 및 프로그램 레벨에 속한 레지스터 세트의 데이타 액세스 포트(C) 쪽으로 지향하는 것을 특징으로 하는 데이타 처리 시스템.
  17. 상기 청구항 중 어느 한 항에 있어서, 신호 입력포트(A)는 내부 프로그램 실행을 위해 진행 실행에 이용되지 않는 데이타 액세스 또는 데이타 출력으로 다중 이용되는 것을 특징으로 하는 데이타 처리 시스템.
  18. 멀티 포트 프로세서 레지스터 메모리(RM)을 포함하는 하나 이상의 신호 프로세서(SPU)와 하나 이상의 실행 프로세서(IPUi:i=i...n)을 포함하는 중앙 프로세서 시스템을 포함하는 시스템에 할당하는 부하을 이용하는 데이타를 처리하는 방법에 있어서, 시스템의 하나 이상의 프로그램 레벨(THL, BAL)에는 신호 입력포트(A), 신호 출력 포트(B) 및 액세스 데이타 포트(C)가 제공된 레지스터 메모리(RM)에 두 개 이상의 동일한 레지스터 세트가 제공되고; 신호 프로세서(SPU)는 신호 프로세서(SPU)와 하나 이상의 실행 프로세서(IPU) 사이에 신호 데이타 전송을 제공하기 위해 되어 있고; 하나의 레지스터 세트를 이용한 실행 프로세서(IPUi:i=i...n)에 의한 실행중 신호 프로세서(SPU)는 연속 실행을 위해 신호 데이타를 나머지 레지스터에 전송하고; 실행 프로세서(IPU)는 레지스터 세트를 교환하므로서 잡의 실행으로부터 다음 잡의 실행으로 직접 교환하고; 신호 데이타 전송이 교환에 필요없는 것을 특징으로 하는 데이타 처리 방법.
  19. 협동 버퍼(JBU)를 포함하는 신호의 처리 및 관리용 하나 이상의 신호 프로세서(SPU)를 포함하는 중앙 프로세서 시스템을 구비한 통신 시스템으로, 신호 프로세서(SPU)는 이 시스템이 시스템 메모리(SM)을 더 포함하는 멀티포트 레지스터 메모리(RM)을 포함하는 하나 이상의 실행 프로세서(IPUi:i=i...n)와 협력하는 것에 있어서, 하나 이상의 트렉픽 제어 프로그램 레벨(THL, BAL)은 하나 이상의 신호 입력 포트(A), 신호 출력 포트(B) 및 액세스 데이타 포트(C)을 포함하는 레지스터 메모리(RM)에 두 개 이상의 동일한 레지스터 세트를 구비하고, 신호 프로세서(SPU)와 실행 프로세서(IPUi) 사이의 신호 데이타 전송은 신호 프로세서(SPU)에 의해 제공되고, 실행중 신호 데이타는 실행 프로세서(IPUi)의 레지스터 메모리(RM)에 전송되고, 레지스터 세트로부터의 데이타를 이용한 잡으로부터 나머지 레지스터 세트로부터의 데이타를 이용한 연속 잡으로의 교환은 스위칭 레지스터 세트에 의한 중간 신호 데이타 전송없이 직접 수행되는 것을 특징으로 하는 통신 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970702490A 1994-10-17 1995-10-17 데이터처리용로드공유시스템및방법과로드공유통신시스템 KR100331491B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9403534A SE503633C2 (sv) 1994-10-17 1994-10-17 Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning
SE9403534-2 1994-10-17
PCT/SE1995/001209 WO1996012226A1 (en) 1994-10-17 1995-10-17 Load sharing system and a method for processing of data and a communication system with load sharing

Publications (2)

Publication Number Publication Date
KR970707489A true KR970707489A (ko) 1997-12-01
KR100331491B1 KR100331491B1 (ko) 2002-08-08

Family

ID=20395636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970702490A KR100331491B1 (ko) 1994-10-17 1995-10-17 데이터처리용로드공유시스템및방법과로드공유통신시스템

Country Status (9)

Country Link
US (1) US6032174A (ko)
EP (1) EP0789876B1 (ko)
JP (1) JPH10507549A (ko)
KR (1) KR100331491B1 (ko)
CN (1) CN1133929C (ko)
CA (1) CA2202974A1 (ko)
DE (1) DE69520885T2 (ko)
SE (1) SE503633C2 (ko)
WO (1) WO1996012226A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE503633C2 (sv) * 1994-10-17 1996-07-22 Ericsson Telefon Ab L M Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning
EP1020815A2 (de) * 1996-04-19 2000-07-19 DaimlerChrysler AG Vorrichtung und Verfahren zur automatischen Diagnose eines technischen Systems mit effizienter Wiederverwendung von Informationen
JP4542308B2 (ja) * 2002-12-16 2010-09-15 株式会社ソニー・コンピュータエンタテインメント 信号処理用デバイス及び情報処理機器
EP1763748A1 (en) * 2004-05-27 2007-03-21 Koninklijke Philips Electronics N.V. Signal processing apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825902A (en) * 1973-04-30 1974-07-23 Ibm Interlevel communication in multilevel priority interrupt system
SE439208B (sv) * 1983-09-30 1985-06-03 Ericsson Telefon Ab L M Programminnesstyrd telekommunikationsanleggning
GB2271203B (en) * 1992-10-01 1995-12-13 Digital Equipment Int Digital processing system
CA2107299C (en) * 1993-09-29 1997-02-25 Mehrad Yasrebi High performance machine for switched communications in a heterogenous data processing network gateway
US5596579A (en) * 1993-10-01 1997-01-21 International Business Machines Corporation High performance machine for switched communications in a heterogeneous data processing network gateway
US5668948A (en) * 1994-09-08 1997-09-16 International Business Machines Corporation Media streamer with control node enabling same isochronous streams to appear simultaneously at output ports or different streams to appear simultaneously at output ports
SE503633C2 (sv) * 1994-10-17 1996-07-22 Ericsson Telefon Ab L M Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning

Also Published As

Publication number Publication date
DE69520885D1 (de) 2001-06-13
CN1133929C (zh) 2004-01-07
SE9403534D0 (sv) 1994-10-17
SE9403534L (sv) 1996-04-18
KR100331491B1 (ko) 2002-08-08
EP0789876A1 (en) 1997-08-20
WO1996012226A1 (en) 1996-04-25
DE69520885T2 (de) 2001-11-29
CN1168728A (zh) 1997-12-24
EP0789876B1 (en) 2001-05-09
JPH10507549A (ja) 1998-07-21
CA2202974A1 (en) 1996-04-25
SE503633C2 (sv) 1996-07-22
US6032174A (en) 2000-02-29

Similar Documents

Publication Publication Date Title
KR100291301B1 (ko) 신호 데이터 처리 시스템 및 방법과 신호 데이터 처리 시스템을 구비한 통신 시스템
KR920004403B1 (ko) 인터럽트제어장치
EP0389046A3 (en) Intelligent input/output processor and data processing system
WO1999038086A3 (en) Bus bridge architecture for a data processing system
CA2367977A1 (en) Distributed digital rule processor for single system image on a clustered network and method
EP0911724A3 (en) Process and method for utilizing register file resources
JPS61110256A (ja) 複数の演算部を有するプロセツサ
KR970707489A (ko) 데이터 처리용 로드 공유 시스템 및 방법과 로드 공유 통신 시스템(load sharing system and a method for processing of data and a communication system with load sharing)
JPS63240663A (ja) プロセツサ
JPS60263238A (ja) 情報処理装置
JPS6049464A (ja) マルチプロセッサ計算機におけるプロセッサ間通信方式
Knudsen MUSEC, a powerful network of signal microprocessors
JPH07104772B2 (ja) 集積回路
SU1524058A2 (ru) Устройство дл сопр жени вычислительных модулей с абонентами
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법
JPH03223955A (ja) 情報処理システム
JP3270040B2 (ja) バス制御方式
JPS6314243A (ja) 演算処理装置
KR910003945A (ko) 디지탈 신호처리장치
KR19980015549A (ko) 다수 프로세서간의 통신장치
JPH01133141A (ja) マルチプログラムプロセス方式
JPH04205029A (ja) マイクロプロセッサ
JPS63138448A (ja) 多重プロセツサ処理システムにおけるバス制御方式
JPH0481938A (ja) 情報処理システム
JPS59140532A (ja) タイミング制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20080324

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee