SU1524058A2 - Устройство дл сопр жени вычислительных модулей с абонентами - Google Patents

Устройство дл сопр жени вычислительных модулей с абонентами Download PDF

Info

Publication number
SU1524058A2
SU1524058A2 SU884390034A SU4390034A SU1524058A2 SU 1524058 A2 SU1524058 A2 SU 1524058A2 SU 884390034 A SU884390034 A SU 884390034A SU 4390034 A SU4390034 A SU 4390034A SU 1524058 A2 SU1524058 A2 SU 1524058A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
outputs
inputs
computational
Prior art date
Application number
SU884390034A
Other languages
English (en)
Inventor
Вячеслав Алексеевич Белозеров
Original Assignee
Войсковая Часть 11284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 11284 filed Critical Войсковая Часть 11284
Priority to SU884390034A priority Critical patent/SU1524058A2/ru
Application granted granted Critical
Publication of SU1524058A2 publication Critical patent/SU1524058A2/ru

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может найти применение при создании высокопроизводительных и экономических систем переработки информации. Цель изобретени  - повышение устойчивости работы устройства за счет исключени  потерь информации при реконфигурации системы. Указанна  цель достигаетс  тем, что в устройство введена группа элементов И, инверсные входы которых подключены к выходам соответствующих разр дов регистра конфигурации, пр мые входы и инверсные выходы соответственно соединены с выходами окончани  вычислений и входами запуска соответствующих вычислительных модулей. 1 ил.

Description

i
ko
Изобретение относитс  к вычислительной технике, может найти применение при создании въ1сокопроизводи- тельных и экономичных систем переработки информации и  вл етс  усовершенствованием изобретени  по авт.св. 951285.
Цель изобретени  - повышение устойчивости работы устройства за счет исключени  потерь информации ири реконфигурации системы.
На чертеже приведена функциональна  схема устройства.
Устройство содержит блок 1 распределени  задач, п входных абонентов 2, m вьмислительных модулей 3, счетчик 4, суммирующий вход 5 которого соединен с выходом первого элемента ИЛИ 6, первые 7, вторые 8, третьи 9 входы и первые 10 выходы блока I распределени  задач, вычитающий вход 11 счетчика 4. Элемент
ИЛИ 12 подключен к выходам I3 окончани  вычислений вычислительных модулей 3, выходы 14 которых  вл ютс  информационными выходаж устройства , а информационные входы 15 соединены с выходамн 16 блока 1 распределени  задач, входы 17 зан тости устройства которого подключены к выходам 18 вычислительных модулей 3, выходы счетчика 4 соединены с входом дешифратора 19, выходы которого подключены к установочным входам разр дов регистра 20 конфигурации, единичный выход первого разр да которого соединен с входом 21 запуска первого вычислительного модул  3, единичные выходы последующих разр дов подключены к инверсным входам элементов И 22, пр мые входы которых соединены с выходами 13 вычислительных модулей 3, инверсные выходы элементов И 22 подключены к входам 21
СП го
4 О
Сд
00
f4)
С1)от11етстлую1дих вычислпт ельных модул ей 3.
ycTpoiicTBo работает следующим образом ,
В исходном состо нии счетчик 4 и разр ды регистра 20 наход тс  в нулевом состо нии. Все вычислительные модули 3 выключены. С выходов абонентов 2 сигналы-за вки на реше- ние задач поступают через элемент ИЛИ 6 на cyMfmpyiofflHH вход 5 счетчика 4, дешифратор 19 в соответствии с кодом на счетчике 4 формирует на одном из своих выходов единственный сиг- нал, который поступает на вход соответствующего разр да регистре - 20. При поступлении первой за вки, например , от второго абонента 2 единичный сигнал будет сформирован на вто- ром выходе дешифратора 19,который устанавливает в единицу первьй разр  регистра 20, Единичный сигнал с выхода первого разр да регистра конфигурации 20 поступает на вход 21 перво- го вычислительного модул  3 и осуществл ет его включение. После включени  соответствующего модул  3 па его выходе 18 будет сформирован единн - ный сигнал, В частности, при вкл;и .;- НИИ первого вычислительного модул  3 единичньй сигнал с выхода 18 поступает на вход 17 блока 1; на остальные входы 17, а также входы 7-9 поступают нулевые сигналы, Б результате блок 1 формирует на выходе 10 единичный сигнал, который поступает на вход первого абонента и осуществл ет его запуск. Информаци  с избранного абонента через информационный вход 9 и информапионный выход 16 блока 1 поступает на вход 15 соответст- в пощего модул  3, После окончани  према информации абонент 2 формирует управл ющий сигнал, который поступа- ет на пход 7 и приводит блок 1 в ис- ходпое состо ние. После окончани  переработки информации вычислительны модуль 3 формирует на выходе управл ющий сигнал, который через эле- мент ИЛИ 12 поступает па вьгчитающ1-й вход 11 счетчика 4, где динамически формируетс  код числа за вок на решение . Как только количество за вок в счетчике 4 достигнет некоторой ве
личины А, фop иpyeтc  единичньм сигнал на четвертом выходе дешифратора 19, которьй поступает на единичный вход второго разр да регистра 20 и
о Q , Q
5
5
ус1 ,чнав;п1вает его л единицу. Единичный сигнал с выхода этого разр да поступает на инверсный вход злемента И 22, на пр мой вход которого поступает нулевой сигнал с выхода 13 второго вычислительного модул  3. На иныерсном выходе элемента И 22 формируетс  eдинич ый сигнал, который, поступа  на вход 21 второго вьрчисли- тельного модул  3, осуществл ет его включение. Включение последующих вычислительных модулей 3 производитс  аналогично при увеличении кода числа за вок в счетчике 4.
При уменьшении кода количества за вок в гчетчпке 4 до некоторой величины А ,--А формируетс  единичный сигнал на третьем входе дешифратора 19, который поступает на нулевой вход второго разр да регистра 20 и устанавливает его в нуль. Нулевой сигнал с единичного выхода данного разр да регистра 20 поступает на инверсньш вход cooTBeTCTBjnoDiero элемента И 22, на пр мой вход которого поступает единпчньш сигнал с выхода 13 второго вьгчпсгит1;лыюго модул  3 при условии , что решение задачи окончено, либо нулевой сигнал при условии, что решение задачи не окончено. В первом случае на инверсном выходе элемента И 22 формируетс  нулевой сигнал, ко-- Topi.M, поступа  на вход 21 второго вычислительисм с модул  3, осуществл ет его выкл1очение. Во втором случае на инверсном выходе злемента И 22 остаетс  единичный сигнал, который запрещает 1зыкл очение второго вычислительного модул  3 до окончани  им решени  задачи.
Рассмотрим работу схемы при наличии за вок и.а решение от нескольких абонентов 2 и нескольких включённых вычислительных модулей 3
Пусть за вки на решение задач есть от всех входных абонентов 2, а в ра- бот1 включены первые два вычислительных модул  3. Одновременное формиройа- ние управл ющих сигналов на выходах 18 вычислительных модулей 3 в силу случайного времени решени  задач маловеро тно . Первым освобождаетс  второй вычислительньй модуль 3. Управл ющий сигнал с выхода 18 второго вычислительного модул  3 поступает на вход 17 блока 1, на остальные входы 17, а также входы 7-9 поступают нулевые сигналы. В результате на выходе
10 блока I формируетс  единичный сигнал , KOTOpbtft осуществл ет запуск первого абонента.2, и производитс  ввод информации с первого абонента 2 в первый вычислительный модуль 3.
После окончани  ввода информации с первого абонента 2 на его выходе будет сформирован единичный сигнал, который -поступает на первый вход 7 блока 1. Одновременно с этим будут сформированы нулевые сигналы на выходах абонентов 2 (входы 8 блока 1) и на выходе 18 второго вычислительного модул  3. Если к этому времени есть сигнал на выходе 18 первого вычислительного модул  3, то аналогично описанному производитс  запуск и ввод информации от второго абонента 2 в первьй вычислительный модуль 3.

Claims (1)

  1. Формула изобретени 
    Устройство дл  сопр жени  вычислительных модулей с абонентами по авт. св. № 951285, отличающеес  тем, что, с целью повьппе- ни  устойчивости работы устройства за счет исключени  потерь информации
    при реконфигурации системы, в устройство введена группа элементов И, причем выход 1-го разр да регистра конфигурации i(2,m) соединен с инверсным входом i-ro элемента И группы,
    пр мой вход и выход которого соединены соответственно с входом и выходом устройства дл  подключени  к выходу окончани  вычислени  и входу запуска г-го вычислительного модул .
SU884390034A 1988-03-11 1988-03-11 Устройство дл сопр жени вычислительных модулей с абонентами SU1524058A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884390034A SU1524058A2 (ru) 1988-03-11 1988-03-11 Устройство дл сопр жени вычислительных модулей с абонентами

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884390034A SU1524058A2 (ru) 1988-03-11 1988-03-11 Устройство дл сопр жени вычислительных модулей с абонентами

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU951285 Addition

Publications (1)

Publication Number Publication Date
SU1524058A2 true SU1524058A2 (ru) 1989-11-23

Family

ID=21360321

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884390034A SU1524058A2 (ru) 1988-03-11 1988-03-11 Устройство дл сопр жени вычислительных модулей с абонентами

Country Status (1)

Country Link
SU (1) SU1524058A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР ff 951285, кл. G 06 F 13/00, 1982. *

Similar Documents

Publication Publication Date Title
KR970059951A (ko) Pcmcia 카드를 위한 인터럽트 분배 기술
SU1524058A2 (ru) Устройство дл сопр жени вычислительных модулей с абонентами
KR910021155A (ko) 비디오 신호 처리용 시스템
KR900000779A (ko) 제어 및 데이타 처리 장치
SU951285A1 (ru) Устройство дл сопр жени вычислительных машин с абонентами
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали
KR950004022A (ko) 분산처리통합 관리시스템
SU1411745A1 (ru) Многоканальное устройство дл обслуживани запросов
SU1111165A1 (ru) Устройство дл распределени заданий процессорам
ES8506955A1 (es) Red de mando
SU1198531A1 (ru) Устройство дл сопр жени абонентов с электронно-вычислительной машиной
JPS56111931A (en) Data transfer device
SU1226465A2 (ru) Устройство дл обслуживани разноприоритетных групп за вок
SU830387A1 (ru) Устройство дл формировани адреса
KR910010936A (ko) 복수 프로세서간 데이타 통신 방식
SU1012232A1 (ru) Многоуровневое устройство дл коммутации процессоров в многопроцессорной вычислительной системе
JPS6428735A (en) Interruption control system
SU881726A1 (ru) Устройство дл обмена информацией между цифровой вычислительной машиной и терминалами
SU1603367A1 (ru) Элемент сортировочной сети
SU1411728A2 (ru) Многоканальное приоритетное устройство
SU1187161A1 (ru) Устройство дл умножени чисел по модулю
SU614432A1 (ru) Устройство дл сопр жени телемеханической аппаратуры с вычислительной машиной
SU857965A1 (ru) Абонентский пункт
SU1640690A1 (ru) Устройство циклического приоритета
SU1190382A1 (ru) Многоканальное устройство приоритетного обслуживани