SU881726A1 - Устройство дл обмена информацией между цифровой вычислительной машиной и терминалами - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может найти применение при построении вычислительных систем и, в частности, при создании классов программированного обучени  .

Известно устройство дл  обмена данными, содержащее буферный накопитель , коммутатор, блок передачи данных , блок терминалов, ЦВМ, блок управлени , адресный накопитель, регистр номеров терминалов и счетчик, предназначенное дл  обмена данными между ЦВМ и терминалами fl.

Недостатки его состо т в сложности технической реализации и в снижении производительности системы, поскольку запрос на обслуживание очередной за вки формируетс  только после окончани  обслуживани  предыдущей за вки.

Наиболее близким ,к изобретению по технической сущности  вл етс  устройство дл  обмена информацией, содержащее К групп терминалов по N терминалов в каждой, буферный регистр, первый и второй дешифраторы, счетчик, регистр номера терминала, элемент ИЛИ и триггер наличи  запросов. Устройство снабжено также группой элементов ИЛИ, а кажда  группа терминалов снабжена регистром приоритета, дешифратором приоритета и двум  дополнительными элементами ИЛИ .

Недостатки этого устройства заклю10 чаютс  в том, что опрос выбранной группы терминалов производитс  независимо от наличи  запроса, что приводит к снижению быстродействи  устройства .

15

Цель изобретени  - повышение быстродействи  .

Поставленна  цель достигаетс  тем, что в устройство дл  обмена информацией между ЦВМ и терминалами, содер20 жащее К групп терминалов по N терминалов в группе, элемент ИЛИ, группу . элементов ИЛИ, блок приоритета, буферный регистр, триггер наличи  запросов. а. каждый терминал выполнен в виде триггера запроса, регистра информации , входного и выходного коммутаторов , причем вход и выход регистра ин формации терминала соединены соответ ственно с выходом входного коммутато ра терминала и с информационным входом выходного коммутатора терминала, информационный вход входного коммута тора терминала и выход выходного ком мутатора терминала  вл ютс  информационными соответственно входом и выходом терминала, информационные выходы терминалов соединены с информа (Ционным входом буферного регистра, в ход которого соединен с информационным входом ЦВМ, информационный выход которой соединен с информационными входами терминалов, первые управл ющие выходы терминалов через элемент ИЛИ соединены с единичным входом триггера наличи  запросов, единичный выход которого соединен со входом прерывани  ЦВМ, второй управл ющий выход терминала группы соединен с п тым управл юпщм входом после дующего терминала группы, третьи управл ющие выходы терминалов группы через соответствующий элемент группы элементов ИЛИ соединены с соответ ствующим запросным входом блока приоритета , каждый разрешающий вьпсод группы выходов блока приоритета соединен с четвертыми управл ющими входами терминалов группы, введены два элемента задержки, а в каждый терминал - триггер ответа, два элемента И, элемент ИЛИ, причем выход сигнала о приеме прерывани  ЦВМ соединен с управл ющим входом буферного регистра, с нулевым входом триггера наличи  запросов и через первый элемент задержки -. с первыми управл ющими входами терминалов, нулевой выход триггера наличи  запросов соединен со вторыми управл ющими входами терминалов, а выход сигнала об окончании обработки прерывани  ЦВМ через второй элемент задержки соединен с третьими управл ющими входами терминалов , выход первого элемента И терминала  вл етс  первым управл ющим выходом терминала и соединен с управ л ющим входом выходного коммутатора терминала и с первым входом второго элемента И терминала, первый вход второго элемента И терминала  вл етс первым управл ющим входом терминала, выход второго элемента И терминала 64 соединен с единичным входом триггера ответа терминала и с нулевым входом триггера запроса терминала, единичный выход и нулевой вход триггера ответа терминала соединены соответственно с управл ющим входом входного коммутатора терминала и с третьим управл ющим входом терминала, нулевой выход триггера запроса терминала соединен с третьим управл ющим выходом терминала , с первым входом элемента ИЛИ терминала и с первым входом первого элемента И терминала, второй и четвертый управл ющие входа терминала соединены соответственно со вторым и третьим входами первого элемента И терминалу, четвертый вход первого элемента И терминала соединен с п тым управл ющим входом терминала и со вторым входом элемента ИЛИ терминала., а выход элемента ИЛИ терминала  вл етс  вторым управл ющим выходом терминала.На фиг, 1 представлена структурна  схема устройства; на фиг. 2 - структурна  схема терминала. Устройство дл  обмена информацией между ЦВМ и терминалами содержит (фиг. О группы 1 терминалов 2. Позицией 3 обозначена ЦВМ. Кроме того, устройство содержит элемент ИЛИ 4, триггер наличи  запросов 5, буферный регистр 6, элементы задержки 7 и 8, блок приоритета 9, группу элементов ИЛИ fO, информационный вход 11 ЦВМ, выход 12 сигнала об окончании обработки прерывани , информационные входы 13 терминалов, вход прерывани  14, управл ющий вход 15 буферного регистра , выход сигнала о приеме прерывани  16, первый 17 и второй 18 управл щие входы терминала, информацион- v ньй выход 19 ЦВМ, второй управл ющий выход 20 терминала, п тый управл ющий вход 21 терминала, информационный выход 22 терминала, четвертый управл ющий вход 23 терминала, третий управл ющий вход 24 терминала, третий управл ющий выход 25 терминала, первый управл ющий выход 26 терминала, группу 27 входов блока приоритета, группу 28 выходов блока приоритета. Терминал содержит (фиг. 2) регистр информации 29, входной коммутатор 30, выходной коммутатор 31, триггер запроса 32, первый 33 и второй 34 элементы И, триггер ответа 35, элемент ИЛИ 36. Работу устройства рассмотрим на примере использовани  предлагаемого устройства дл  классов программирован ного обучени . В этом случае кажда  группа 1 терминалов 2 представл ет собой класс программированного обучени , а каждый терминал 2 - пульт обучаемого. Перед началом зан тий на регистры приоритетов заноситс  дл  казкдого класса код приоритета. В соответствии с этим кодом на одном из выходов блока 9 приоритета формируетс  единичный сигнал при наличии единичного сигнала с выхода дополнительного элемента ИЛИ 10. Информационное слово обучаемые за , нос т на регистр информации 29 : (фиг. 2) и обращаютс  к ЦВМ путем ус тановки в единичное состо ние тригге ра запроса 32. Следует отметить, что обращение к ЦВМ может быть сформировано от нескольких терминалов 2 в нескольких классах. Единичные сигналы с единичных выходов триггера запроса 32 через третьи управл ющие вы ходы 25 терминалов 2 данного класса и через дополнительный элемент ИЛИ 1 поступают на управл ющий вход 27 бло ка 9 приоритета. Допустим, что данный класс имеет высший йриоритет. Тогда на выходе 28 блока .9 приоритета будет формироватьс  единичный сиг нал, который поступает на четвертые управл ющие входы 23 терминалов 2 данного класса. Допустим имеетс  запрос от первого терминала. Единичный сигнал с единичного выхода триггера запроса 32 поступает на первый элемент И 33 данного терминала 2 и далее через второй управл ю1ций выход 20, соединенный с п тым управл ющим входом 21 следующего (второго) терминала 2, поступает на инверсный вход первого элемента И 33 второго терминала 2, запреща  формировать на его выходе единичный сигнал. Этот же сигнал через элемент ИЛИ 36 поступает на инверсные входы элементов И 33 всех послёдзгющих терминалов 2, запреща  формирование на их выходах единичного сигнала. Единичный сигнал с выхода элемента И 33 данного терминала, открытого по второму входу единичным сигналом с нулевого выхода триггера наличи  запроса 5, а по третьему входу разрешающим сигналом с выхода блока 9 приоритета, поступает на управл ющий вход выходного коммутатора 31 и переписывает информацию с регистра информации 29 в буферный регистр 6 через информационный аыход 22 данного терминала 2. Кроме того, этот же сигнал поступает через элемент ИЛИ 4 на единичный вход триггера наличи  запросов 5 и устанавливает его в единичное состо ние. Единичньм сигнал с единичного выхода триггера наличи  запросов 5 поступает на управл ющий вход 14 ЦВМ 3, уведомл   ее о наличии запроса с данного терминала. В ответ на это запрос ЦВМ 3 формирует единичный сигнал на первом управл ющем выходе 16, который, поступа  на управл юпщй вход 15 буферного регистра 6, переписывает содержимое буферного регистра 6 в ЦВМ 3 через информационный вход., 11. Этот же сигнал , поступа  на нулевой вход триггера наличи  запросов 5, устанавливает его в нулевое состо ние и через первый элемент задержки 7, спуст  врем  4t, поступает через элемент И 34 выбранного терминала, открытого по второму входу единичным сигналом с выхода первого элемента И 33, на единичный вход триггера ответа 35 и одновременно устанавливает в нулевое состо ние триггер запроса 32 этого терминала 2. Данный терминал ждет отве- та. После установки в ноль триггера 32 первого терминала 2 сигнал запроса выходе первого элемента И 33 стана новитс  равным нулю. Пусть, к примеру , имеетс  запрос от третьего терминала 2 выбранного класса. Так как запросы с первого и второго терминала 2 равны нулю, то на инверсном входе первого элемента И 33 третьего терминала 2 будет нулевой сигнал, который разрешает формирование единичного сигнала на выходе этого элемента И 33. Этот единичный сигнал с выхода элемента И 33 третьего терминала 2 поступает на управл ющий вход выходного коммутатора 31 данного терминала 2, и содержимое регистра информации 29 переписываетс  через информационный выход 22 в буферный регистр 6. Кроме того, этот же сигнал через элемент ИЛИ 4 устанавливает в единичное состо ние триггер наличи  запроса 5, и запрос с третьего терминала 2 поступает в ЦВМ 3. При поступлении запроса с данного терминала 2 в ЦВМ 3 формируетс  уп- .

равл н)щий сигнал ответа,, который второй управл ющий выход )2 и второй элемент задержки 8 поступает, спуст  врем  At, на н улевой вход триггера ответа 35 данного и всех других терминалов. Так как триггер ответа 35 терминала 2, от которого поступит запрос на обслуживание, находитс  в единичном состо нии, то этот сигнал устанавливает его в нулевое состо |Ние , и с его нулевого выхода единичный сигнал поступает на управл ющий вход входного коммутатора 30, подготавлива  их к приему информации с информационного выхода 19 ЦВМ 3, котора  поступает через информационный вход 13 и открытый входной коммутатор 30 на регистр информации 29 выбрднного терминала 2. Тем самым осуществл етс  ответ ЦВМ 3 на запрос данного терминала 2.

После окончани  обслуживани  запросов терминалов 2 класса с более высоким приоритетом блок приоритета формирует единичный сигнал на выходе дешифратора приоритета класса со следующим по уровню значимости приоритетом , обеспечива  тем самым обслуживание запросов терминалов вновь избранного класса. При формировании запросов от класса с более высоким приоритетом обслуживание класса с бьлее низким приоритетом прекращаетс  и вновь возобновл етс  после окончани  обслуживани  класса с более высоким приоритетом.

Исход  из этого следует, что ,уст ройство обслуживает только те терминалы , от которых поступили запросы на обслуживание. Тем самым повышаетс 

быстродействие устройства, например, предположим, что запрос поступает только от одного i-oro терминала, определенного приоритета (i .Т,N). Тогда он немедленно начнет обслу сиватьс .

В известном устройстве необходимо бьто проверить наличие запросов (которые практически отсутствуют) от 1-го терминала до (i-l)-To и только после этого начать обслуживание i-oro запроса. Таким образам, вьшгрьш в быстродействии измен етс  в пределах от 1 до I (i Т7Ю и чем больше I , тем больший выигрыш в быстродействии может быть достигнут.

Claims (1)

1. Формула изобретени 

   Устройство дл  обмена информацией между цифровой вычислительной машиной (ЦВМ) и терминалами, содержащее К групп терминалов по N терминалов в группе, элемент ИЛИ, группу элементов ИЛИ, блок приоритета, буферный регистр, триггер наличи  запросов , а каждый терминал выполнен в виде триггера запроса, регистра ин . формации, входного и выходного коммутаторов , причем вход и выход регистра информации терминала соединены соответственно с выходом входного коммутатора терминала и с информационным входом выходного коммутатора терминала , информационный вход входного

   5 коммутатора терминала и выход выходного коммутатора терминала  вл ютс  информационными соответственно входом и выходом терминала, информационные выходы терминалов соединены с информационным входом буферного регистра , выход которого соединен с информ ционныМ вхрдом ЦВМ, информационный выход которой соединен с информационными входами терминалов, первые управл ющие выходы терминалов через элемент ИЛИ соединены с единичным входом триггера наличи  запросов, единичный выход которого соединен со входом прерывани  ЦВМ, второй управл ющий выход терминала грзшпы соединен сп тым управл ющим входом последующего терминала группы, третьи управл ющие выходы терминалов группы через соответствующий элемент группы элементов ИЛИ соединены с соответствующим запроснь1м входом блока приоритета , каждый разрешающий выход группы выходов блока приоритета соединен с . четвертыми управл ющими входами терд миналов группы, отличаю, щеес   тем, что, с целью повышени  быстродействи  оно содержит два элемента задержки, а в каждый терминал введен триггер ответа, два .элемента И и эле , мент ИЛИ, причем выход сигнала о приеме прерывани  ЦВМ соединен с управл ющим входом буферного регистра, с Нулевым входом триггера наличи  за - просов и через первый элемент задержки - с первыми управл ющими входами терминалов, нулевой выход триггера наличи  запросов, соединен со вторыми управл ющими входами терминалов, а выход сигнала об окончании обработки прерывани  ЦВМ через второй элемент задержки соединен с третьими управл ющими входами терминалов, выход первого элемента И терминала  вл етс  первым управл ющим выходом термина