SU1481854A1 - Динамическое запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - повышение надежности устройства. Динамическое запоминающее устройство содержит блок 1 пам ти, мультиплексор 2, блок 3 синхронизации, счетчик 4 адресов, блок 5 приоритета обращени , триггер 6, элементы И 7 и 8. В устройстве обеспечиваетс  режим регенерации и режим обращени , причем регенераци  осуществл етс  с частотой, величина которой выше частоты возможных обращений. В нем также обеспечены приоритетные режимы обслуживани  запросов от нескольких потребителей. 1 з.п.ф-лы, 2 ил.

Description

3

оо

ЭО

СП

Јь

Изобретение относитс  к вычислительной технике.

Цель изобретени  - повышение надежности устройства.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 - временна  диаграмма работы блоков устройствао

Устройство содержит блок 1 пам ти мультиплексор 2, блок 3 синхронизации , счетчик 4 адресов, блок 5 приоритета обращени , триггер 6 и элементы И 7 и 8.

Блок 3 синхронизации содержит элемент И 9, блок 10 элементов задержки и генератор 11.

Блок 5 приоритета обращени  содержит элементы ИЛИ 12-16, триггеры 17-20 и элементы И 21-24.

Устройство работает следующим образом .

При включении устройства с входа начальной установки поступает сигнал на входы сброса счетчика 4, триггеров 6 и 17-20. После прихода разрешающего потенциала на запуск устройства на вход элемента И 9 сигнал с генератора 11 поступает на вход блока 10 элементов задержки. С выхода блока 10 управл ющий импульс поступает на вход элемента И 7. На втором входе элемента И 7 имеетс  высокий потенциал, поступающий с триггера 6, а на третьем входе - низкий, прихо- д щий с элемента ИЛИ 16, Следовательно , на выходе элемента И 7 отсутствует сигнал управлени  и с выхода триггера 6 поступает разрешение на регенерацию, т.е. приходит управл - ющий потенциал на управл ющий вход мультиплексора 2, подключающий код адреса регенерации к блоку 1 пам ти, разрешающий потенциал на регенерацию приходит и на вход регенерации бло- ка 1.

Затем с блока 10 элементов задержки поступает сигнал опроса на элементы И 21 и 22. Если обращени  к ЗУ не было, то триггеры 19 и 20 наход тс  в состо ний О и на выходах указанных элементов И нулевые сигналы. Далее с блока 10 поступает сигнал опроса на элементы И 24 и 23, кото- рый через них не проходит на выход элемента ИЛИ 15, а следовательно, не поступает на вход блока 1 пам ти сигнал обращени . Затем с выхода

блока 10 подаетс  сигнал на один из входов элемента И 8, за счет которого в счетчике 4 увеличиваетс  на единицу адрес регенерации.

При записи или считывании устройство имеет два приоритета обмена информацией , к примеру, обмен инфбрма- цией с ЭВМ и внешними ЗУ ЭВМ. Старший приоритет обеспечиваетс  установкой триггера 17 в состо ние 1 по сигналу, поступившему с первого входа обращени , а младший - по сигналу с второго входа обращени  устройства .

Пусть, к примеру, необходимо считать или записывать информацию по некоторому адресу старшего приоритета, т.е„ в некоторое врем  триггер 17 устанавливаетс  в состо ние 1. В этом случае поступает запрещающий потенциал на элемент И 22 к разрешающий потенциал через элемент ИЛИ 13 на вход элемента И 7. Поэтому очередной импульс с выхода блока 10 проходит через элемент И 7 и устанавливает триггер 6 в состо ние 1. За сче этого поступает разрешающий потенциал на входы элементов И 21 и 22. Очередной импульс с выхода блока 10 проходит через элемент И 21 (элемент И 22 закрыт потенциалом от триггера 17) и устанавливает триггер 20 в состо ние 1. Поэтому управл ющий импульс с выхода блока 10 проходит через элемент И 23 и элемент ИЛИ 15, который и служит сигналом обращени  к накопителю, а потенциал записи или считьгоани  приходит на накопитель Ј входа режима устройства. Кроме того , с триггера 20 на вход мультиплексора подаетс  потенциал, который подключает адрес, пришедший на информационные входы первой группы мультиплексора . Кроме того, имульс с выхода элемента К 23 поступает на выход разрешени  работы к на входы элементов ИЛИ 14 и 12. При этом триггеры 17, 6 и 20 устанавливаютс  в исходное состо ние. Сигнал с выхода блока 10 не проходит на счетчик 4 и в нем хранитс  очередной адрес регенерации.

Работа по младшему приоритету аналогична, но в ней участвуют триггеры 19 и 22. По окончании считывани  или записи информации в блок 1 пам ти по тому или другому приоритету триггер 6 сбрасываетс  в состо ние О, подключа  цепь регенерации к блоку 1 пам ти и мультиплексору 2.

Таким образом, в данном устройстве надежность сохранени  информации в накопителе обеспечиваетс  тем, что отсутствуют одновременно режим регенерации и режим обращени , причем регенераци  осуществл етс  с часто- той генератора, величина которой в расчетное число раз выше частоты воз- можных обращений. В нем также обеспечены приоритетные режимы обслуживани  каналов (их можно увеличить ана- логичным образом, как показано дл  двух каналов на фиг. 1).

Claims (1)

1. Динамическое запоминающее устройство , содержащее блок пам ти, мультиплексор, счетчик адресов, блок синхронизации, триггер, инверсный выход которого подключен к входу ре- генерации блока пам ти и к первому управл ющему входу мультиплексора, информационные входы первой группы которого  вл ютс  адресными входами первой группы устройства, выходы мультиплексора подключены к адресным входам блока пам ти, входы-выходы которого  вл ютс  информационными входами-выходами устройства, входы второй группы мультиплексора под- ключены к выходам счетчика адресов, вход сброса которого  вл етс  входом начальной установки устройства, вход задани  режима блока пам ти  вл етс  входом задани  режима уст- ройства, отличающеес  тем, что, с целью повышени  надежности устройства, оно содержит блок приоритета обращени , первый и второй элементы И, первые входы которых подключены к инверсному выходу триг- ,гера, вторые входы первого и второго элементов И подключены соответственно к первому и второму выходам блока синхронизации, третий и четвер- тый выходы которого подключены соответственно к первому и второму входам синхронизации блока приоритета обращени , вход регенерации которого подключен к пр мому выходу триггера, вход установки которого подключен к выходу первого элемента И, третий вход которого подключен к выходу наличи  обращени  блока приоритета

с ю J5

20

5 30 ,5 о 5

5

обращени , выход второго элемента И подключен к счетному входу счетчика адресов, первый и второй выходы блока приоритета обращени  подключены соответственно к второму и третьему управл ющим входам мультиплексора, информационные входы третьей группы которого  вл ютс  адресными входами второй группы устройства, первый и второй выходы разрешени  работы блока приоритета обращени   вл ютс  соответствующими выходами устройства, выход блока синхронизации  вл етс  входом запуска устройства, выход разрешени  регенерации блока приоритета обращени  подключен к входу установки триггера.

20 Устройство по п. 1, о т л и- чающе ес  тем, что блок приоритета обращени  содержит триггеры с второго по п тый, элементы И с третьего по шестой и элементы ИЛИ, причем входы установки второго и третьего триггеров  вл ютс  соответственно первым и вторым входами обращени  блока приоритета обращени ., входы сброса второго и третьего триггеров подключены к выходам соответственно первого и второго элементов ИЛИ, первые входы которых подключены к первому входу третьего элемента ИЛИ, выход которого  вл етс  выходом разрешени  регенерации блока приоритета обращени  и подключен к входам сброса четвертого и п того триггеров , входы установки которых подключены к выходам соответственно третьего и четвертого элементов И, первые и вторые входы которых соответственно объединены и  вл ютс  соответственно входом регенерации и первым входом синхронизации блока приоритета обращени , пр мой выход второго триггера подключен к третьему входу третьего элемента И и к первому входу четвертого элемента ИЛИ, второй вход которого подключен к выходу третьего триггера и к третьему входу четвертого элемента И, четвертый вход которого подключен к инверсному выходу второго триггера, выход ,первого элемента ИЛИ  вл етс  выходом наличи  обращени  блока приоритета обращени , выходы четвертого и п того триггеров  вл ютс  соответственно первым и вторым выходами управлени  мультиплексором блока приоритета обращени  и подключены к первым вхо-

дам соответственно п того if шестого элементов И, вторые входы которых объединены и  вл ютс  вторым входом синхронизации блока приоритета обра1 щени , выход п того элемента И  вл 1 етс  первым выходом разрешени  рабо ты блока приоритета обращени  и под ключей к вторым входам первого и третьего элементов ИЛИ и к первому

818546

входу п того элемента ИЛИ, выход которого  вл етс  выходом обращени  блока приоритета обращени , выход шестого элемента И  вл етс  вторым входом разрешени  работы блока приорите- . та обращени  и подключен к второму входу второго элемента ИЛИ, к третьему входу третьего элемента ИЛИ и к Ю второму входу п того элемента ИЛИ.

Bb/X элем.

НМ17

П

Фиг. 2