SU1550518A1 - Устройство дл обслуживани запросов - Google Patents

Устройство дл обслуживани запросов Download PDF

Info

Publication number
SU1550518A1
SU1550518A1 SU884420226A SU4420226A SU1550518A1 SU 1550518 A1 SU1550518 A1 SU 1550518A1 SU 884420226 A SU884420226 A SU 884420226A SU 4420226 A SU4420226 A SU 4420226A SU 1550518 A1 SU1550518 A1 SU 1550518A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
register
storage unit
Prior art date
Application number
SU884420226A
Other languages
English (en)
Inventor
Олег Борисович Макаревич
Людмила Климентьевна Бабенко
Евгений Владимирович Карпов
Сергей Геннадьевич Осьмаков
Омар Магадович Омаров
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Дагестанский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова, Дагестанский Политехнический Институт filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU884420226A priority Critical patent/SU1550518A1/ru
Application granted granted Critical
Publication of SU1550518A1 publication Critical patent/SU1550518A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах прерывани  программ и в составе систем управлени . Целью изобретени   вл етс  расширение области применени  за счет произвольного пор дка назначени  приоритетов. Устройство дл  обслуживани  запросов содержит три регистра, триггер, дешифратор, два элемента ИЛИ, элемент И, группу элементов И и безадресный запоминающий блок, содержащий группу мультиплексоров, группу регистров, группу схем сравнени , мультиплексор, регистры, элемент ИЛИ и счетчик с произвольно устанавливаемым коэффициентом пересчета. Расширение функциональных возможностей достигаетс  за счет произвольного назначени  приоритетов запросам путем загрузки номеров абонентов в безадресное запоминающее устройство. Измен   пор док загрузки номеров абонентов, можно устанавливать различные приоритеты между ними. Повышение быстродействи  достигаетс  за счет исключени  из цикла опроса номеров абонентов, временно не участвующих в работе. Это позвол ет сократить длительность цикла опроса. 1 з.п. ф-лы, 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах прерывани  программ и в составе систем управлени .
Цель изобретени  - расширение области применени  за счет произвольного пор дка назначени  приоритетов.
На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - схема реализации управл емого безадресного запоминающего устройства.
Устройство дл  обслуживани  запросов содержит регистры 1-3, безадресный запоминающий блок 45 дешифратор
5, триггер 6, элемент И7, элементы ИЛИ 8, 9, группу элементов И10, группу запросных входов 11, группу ответных входов 12, группу кодовых входов 13, группу информационных выходов 14, вход запуска 15, тактовый вход 16, вход сброса 17, входы записи 18-20, вход управлени  режимом 21, выход 22 индикации обслуживани  запроса и внутренние шины 23-25 устройства.
Безадресный запоминающий блок (фиг. 2) содержит N  чеек пам ти, включающие схемы сравнени  , мультиплексоры 27,-27N, регистры 28«сд ел
о
ел
ЮпЬ
00
28
к
мультиплексор 29, счетчик 30 с
переменным коэффициентом пересчета на основе регистров 31 и 32, элементов V. 33-35, счетчика 36 и элемента ИЛИ- ЬЕ 37.
Устройство работает следующим образом .
Перед началом работы по сигналу Сброса на входе 17 регистры 1-3, 31, 32 и счетчик 36 устанавливаютс  в нулевое состо ние. После этого на кодо- ЕЫХ входах 13 устройства устанавлива- е|тс  код номера первого абонента и с г|омощыо сигнала записи, поступающего rfo входу 18, через элемент ИЛИ 8, Осуществл етс  запись этого кода в верхнюю  чейку безадресного запоминающего блока. Далее на входах 13 уста- 1 авливаетс  код следующего абонента iji по сигналу записи осуществл етс  (Ывиг содержимого безадресного запо- г}шнающ,его блока и запись очередного кода номера абонента и т.д. Таким образом загружаютс  все номера абонен- fOB. Первым пишетс  код номера абонен- ра с наивысшим приоритетом и далее в пор дке убывани  приоритета. Если чи- Јло абонентов, участвующих в работе, Меньше длины безадресного запоминающего блока, то вначале загружаютс  {соды существующих номеров абонентов, & в оставшиес  верхние  чейки записываетс  нулевой код. После этого на содовых входах 13 устанавливаетс  (сод числа абонентов, участвующих в Ьпросе, который с. помощью сигнала за- Ииси на входе 20 запоминаетс  в регистре 2. Схемы сравнени  26 сравнивают число абонентов из регистра 2 с номером  чейки,зашитым на их вторых входах . В той  чейке, где произошло сравнение , мультиплексор 27 коммутирует на вход регистра 28 выход первой  чейки безадресного запоминающего блока 4, укорачива  таким образом длину цепи опроса. Далее на входах 13 устройства устанавливаетс  коэффициент пересчета , который по сигналу записи на входе 19 записываетс  в регистр 31,
Запросы на прерывание от абонентов подаютс  на входы 11 и записываютс  в соответствующие разр ды регистра 1,
Возможны два режима работы устрой- ства: с последовательным опросом запросов абонентов и приоритетный. Рассмотрим эти режимы.
5
0
5
0
5
0
5
0
Режим приоритетного опроса.
В этом случае после обслуживани  запроса 1-го абонента опрос всегда начинаетс  с номера абонента с наивысшим приоритетом. На входе 21 присутствует 1. i
На вход 15 устройства поступает сигнал запуска и по тактовому сигналу переводит триггер 6 в состо ние 1. На выходе 25 управл емого безадресного запоминающего устройства устанавливаетс  код номера абонента с наивысшим приоритетом, который расшифровываетс  дешифратором 5. Сигнал С выхода дешифратора 5 через соответствующий элемент И10 анализирует наличие запроса в регистре 1. Если запроса нет, то тактовым импульсом осуществл етс  сдвиг содержимого безадресного запоминающего устройства и на его выходе устанавливаетс  код номера следующего по приоритету абонента. Если в соответствующем разр де регистра 1 присутствует запрос, то он с выхода элемента И10 через элемент ИЛИ 9 поступает на выход 22 устройства , одновременно стробиру  передачу кода номера абонента с выхода безадресного запоминающего устройства 4 через регистр 3 на информационные выходы 14 устройства. При этом по тактовому сигналу триггер 6 переходит в нулевое состо ние, а на выходе регистра 28 безадресного запоминающего блока 4 устанавливаетс  код номера следующего по приоритету абонента.
Одновременно стробирующим импульсом с выхода 22 через элемент И35 осуществл етс  запись в регистр 32 содержимого счетчика 36, код с выхода регистра 32, поступа  на управл ющие входы мультиплексора 29, осуществл ет подключение к выходу 25 управл емого безадресного запоминающего устройства выход  чейки пам ти, в которой находитс  номер абонента с наивысшим приоритетом.
После удовлетворени  запроса соответствующий разр д регистра 1 обнул етс  сигналом на соответствующем входе 12.
Дл  того, чтобы продолжить опрос необходимо подать сигнал запуска по входу 15 устройства. Опрос начинаетс  с номера абонента с наивысшим приори- тетом.
5155
Режим последовательного опроса.
В этом случае на входе управлени  режимом 21 присутствует уровень логического нул  и считывание номеров абонентов осуществл етс  всегда с выхода первой  чейки.
Опрос абонентов проводитс  аналогично режиму приоритетного обслуживани  абонентов, до момента обнаружени  запроса абонента, но записи содержимого счетчика 36 в регистр 32 не происходит . После обслуживани  запроса новый цикл опроса начинаетс  с номера абонента, следующего по приоритету за абонентом, запрос которого обслужен в предыдущем цикле.
Переход от одного режима работы в другой осуществл етс  изменением состо ни  на входе 21 управлени  режи- мом.

Claims (2)

1. Устройство дл  обслуживани  запросов, содержащее три регистра, группу элементов И, первый и второй элементы ИЛИ, элемент И, дешифратор и триггер, причем выход триггера соединен с первым входом элемента И, вы- ход которого соединен со стробирующим входом дешифратора, выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с выходами соответствующих разр дов первого регистра, группа информационных входов и группа входов сброса которого соединены с группой запросных и группой ответных входов устройства соответственно, вход сбро- са устройства соединен с входами сброса второго и третьего регистров, выходы третьего регистра соединены с группой информационных выходов устройства , а выход записи соединен с выходом первого элемента ИЛИ и с выходом индикации обслуживани  запроса устройства, тактовый вход устройства соединен с тактовым входом триггера и с вторым входом элемента И, выходы группы элементов И соединены с входами первого элемента ИЛИ, группа кодовых входов устройства соединена с информационными входами второго регистра , отличающеес  тем, что, с целью расширени  области применени  за счет произвольного пор дка назначени  приоритетов, в него введен безадресный запоминающий блок,
5
0
5
5
0 Q ,-
выходы которого соединены с информационными входами дешифратора и третье, го регистра, информационные входы безадресного запоминающего блока соединены с группой кодовых входов устройства , управл ющий вход - с выходом второго регистра, вход записи которого соединен с первым входом записи устройства, второй вход записи устройства соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход - с первым входом записи безадресного запоминающего блока, второй вход записи которого соединен с вторым входом записи устройства,, вход блока управлени  режимом - с входом задани  режима устройства, вход сброса безадресного запоминающего блока соединен с входом сброса устройства, а вход стробировани  - с выходом индикации обслуживани  запроса устройства , вход установки в 1 триггера соединен с входом запуска устройства, а вход сброса триггера соединен с выходом первого элемента ИЛИ.
2. Устройство по п. 1, отличающеес  тем, что безадресный запоминающий блок содержит счетчик, мультиплексор, два регистра, три элемента И, элемент HJIII-HE,N  чеек пам ти по числу запросов, при этом кажда   чейка пам ти содержит мультиплексор , схему сравнени , регистр, причем первый вход записи безадресного запоминающего блока соединен с первыми входами первого и второго элементов И и с входом записи регистра каждой  чейки пам ти, выход регистра 1-й  чейки пам ти (i 2, N) соединен с первым информационным входом мультиплексора (х-1)-й  чейки пам ти, второй вход которого в каждой  чейке пам ти соединен с выходом регистра первой  чейки пам ти, первый информационный вход мультиплексора N-й  чейки пам ти соединен с информационными входами безадресного запоминающего блока и первого регистра, вход записи которого соединен с вторым входом записи безадресного запоминающего бло- блока, а выход - с информационным входом счетчика, выход которого соединен с входом элемента ИЛИ-НЕ и с информационным входом второго регистра , вход записи которого соединен с выходом третьего элемента И, первый
вход которого соединен с входом управлени  режимом безадресного запоминающего блока, второй - с входом стробировани  безадресного запоминающего блока, вход сброса безадресного запоминающего блока соединен с входами сброса первого и второго регистра и с входом сброса счетчика, вход записи и вычитающий вход которого соединены соответственно с выходами первого и второго элементов И, первые в|ходы которых подключены к выходу элемента ИПИ-НЕ, выход мультиплексора каждой  чейки пам ти соединен с информационным входом регистра своей
 чейки, а его управл ющий вход - с выходом схемы сравнени  своей  чейки пам ти, первый вход которой соединен с управл ющим входом безадресного запоминающего блока,а второй вход - с выходом номера этой  чейки пам ти безадресного запоминающего блока, выходы регистров каждой  чейки пам ти соединены с соответствующими информационными входами мультиплексора, управл ющий вход которого соединен с выходом второго регистра, а выход мультиплексора соединен с информационным выходом управл емого безадресного запоминающего блока.
19 13 21 § 17 1615
23 2k
13
h
25
fr
Фиг. 2
22 21
SU884420226A 1988-05-03 1988-05-03 Устройство дл обслуживани запросов SU1550518A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884420226A SU1550518A1 (ru) 1988-05-03 1988-05-03 Устройство дл обслуживани запросов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884420226A SU1550518A1 (ru) 1988-05-03 1988-05-03 Устройство дл обслуживани запросов

Publications (1)

Publication Number Publication Date
SU1550518A1 true SU1550518A1 (ru) 1990-03-15

Family

ID=21372837

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884420226A SU1550518A1 (ru) 1988-05-03 1988-05-03 Устройство дл обслуживани запросов

Country Status (1)

Country Link
SU (1) SU1550518A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1168943, кл. G 06 F 9/46, 1983. Авторское свидетельство СССР № 1317436, кл. G 06 F 9/46, 1985. *

Similar Documents

Publication Publication Date Title
JPS634493A (ja) デユアルポ−トメモリ
SU1550518A1 (ru) Устройство дл обслуживани запросов
SU1481854A1 (ru) Динамическое запоминающее устройство
US4567571A (en) Memory control for refreshing in a step mode
SU576588A1 (ru) Устройство дл цифровой магнитной записи
SU1144109A1 (ru) Устройство дл опроса информационных каналов
SU1291988A1 (ru) Устройство дл ввода информации
SU1689956A1 (ru) Устройство адресации пам ти
SU1374225A1 (ru) Многоканальное устройство приоритета
SU1065886A1 (ru) Динамическое запоминающее устройство
SU1205150A1 (ru) Имитатор внешнего устройства
SU1553969A1 (ru) Устройство дл ввода информации
SU1689951A1 (ru) Устройство дл обслуживани запросов
SU1596335A1 (ru) Устройство дл формировани контрольного кода по модулю два
SU1550525A1 (ru) Устройство дл сопр жени канала св зи с ЭВМ
SU1425632A1 (ru) Устройство дл задержки цифровой информации с уплотнением
SU1709293A2 (ru) Устройство дл ввода информации
SU1200271A1 (ru) Устройство дл сопр жени ЭВМ с абонентами
SU1633418A1 (ru) Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе
SU1149259A1 (ru) Устройство переменного приоритета
SU1069000A1 (ru) Запоминающее устройство
SU1705826A1 (ru) Устройство приоритета
SU1550517A1 (ru) Устройство дл обслуживани запросов
SU1709303A1 (ru) Функциональный преобразователь
SU1605250A1 (ru) Устройство дл распределени заданий по процессорам