SU1387042A1

SU1387042A1 - Буферное запоминающее устройство

Info

Publication number: SU1387042A1
Application number: SU853926163A
Authority: SU
Inventors: Моисей Пинхусович Грановский; Алексей Григорьевич Мельников
Original assignee: Азербайджанский Институт Нефти И Химии Им.М.Азизбекова
Priority date: 1985-07-08
Filing date: 1985-07-08
Publication date: 1988-04-07

Abstract

Изобретение относитс к информационно-измерительной и вычислительной технике и может быть использовано дл накоплени и вывода цифровой информации в старт-стопных магнитных регистраторах, устройствах ввода-вывода вычислительных систем и аппаратуре передачи данных. Устройство содержит блок 1 пам ти, счетчик 2 адресов, регистр 3 адресов записи, регистр 4 адресов чтени , блок 5 управлени , включающий дешифраторы 6 и 7, триггеры 8, 9, элементы И-НЕ 10, 11, счетчик 12 тактовых импульсов, элементы ИЛИ 13, 14 и генератор 15 тактовых импульсов. Введенные в блок управлени новые элементы позвол ют использовать устройство в нескольких режимах работы: асинхронном, асинхронно-синхронном и квазисинхронном с автоматическим переходом из одного режима в другой по внешним управл юпдим сигналам . 1 ил.

Description

(Л

со

00

о

4: N3

Изобретение относитс к информационно-измерительной и вычислительной технике и может быть использовано дл накоплени и вывода цифровой информации в старт-стопных магнитных регистраторах, устройствах ввода-вывода вычислительных систем и аппаратуре передачи данных.

Целью изобретени вл етс повышение надежности устройства при одновременном поступлении сигналов записи и чтени дан- ных.

На чертеже показана схема предлагаемого устройства.

Устройство содержит блок 1 пам ти, счетчик 2 адресов, регистр 3 адресов записи , регистр 4 адресов чтени , блок 5 уп- равлени , включающий дешифраторы б и 7, триггеры 8 и 9, элементы И-НЕ 10 и 11, счетчик 12 тактовых импульсов, элементы ИЛИ 13 и 14 и генератор 15 тактовых импульсов . Кроме того, устройство имеет информационные выходы 16, информационные вхо- ды 17, вход 18 начальной установки, вход 19 записи, вход 20 чтени и выход 21 строба чтени .

Устройство работает следующим образом. При подаче сигнала на вход 18 «Уста- новка О сбрасываютс в нуль регистры 3 и 4 адресов записи и чтени , а.также триггеры 8 и 9, которые запирают элементы И-НЕ 10 и 11 и блокируют счетчик 12, а также дешифраторы 6 и 7.

При подаче сигнала записи на вход 19 «Запись срабатывает триггер 8, открываетс элемент И-НЕ 11 и включак;)тс в работу счетчик 12, дешифратор 6 и регистр 3 адресов записи. Сигнал с выхода дешифратора 6 через элемент ИЛИ 13 подаетс на вход записи регистра 3. При этом хран - щийс в регистре 3 адрес записи записываетс в счетчик 2. По сигналу с выхода дешифратора 6, поступающему через элемент ИЛИ 14 на счетный вход счетчика 2 адресов, на выходе счетчика формируетс адрес за- писи.

По сигналу с выхода дешифратора 6, поступающему на вход режима блока 1, входна информаци 17 записываетс в пам ть по сформированному адресу записи, который одновременно записываетс в ре- гистр 3. По сигналу с выхода дешифратора 6, поступающему на тактовый вход триггера 8 записи, триггер возвращаетс в исходное состо ние и элемент И-НЕ 11 запираетс . В результате блокируютс счетчик 12 и дешифратор 6. На этом 4-тактный цикл записи заканчиваетс . Описанный цикл записи повтор етс каждый раз с поступлением на триггер 8 сигнала записи.

При поступлении сигнала чтени на вход 20 срабатывает триггер 9, открываетс элемент И-НЕ 10 и включаютс в работу счетчик 12, дешифратор 7 и регистр 4 адресов чтени . Сигнал с выхода дешифратора 7 через элемент ИЛИ 13 поступает на вход записи счетчика 2 адресов. При этом хран щийс в регистре 4 адрес считывани записываетс в счетчик 2. По сигналу с выхода дешифратора 7, поступающему через элемент ИЛИ 14 на счетный вход счетчика 2 адресов, на выходе счетчика формируетс адрес чтени . По сигналу с выхода де- щифратора 7, поступающему на вход регистра 4, адрес чтени записываетс в регистр 4. Считанна по этому адресу информаци с выхода 16 может быть передана потребителю по входу 21 строба чтени . По сигналу с выхода дещифратора 7, поступающему на тактовый вход триггера 9, триггер возвращаетс в исходное состо ние и элемент И-НЕ 10 запираетс . В результате блокируютс счетчик 12 и дещифратор 7. На этом 4-тактный цикл считывани заканчиваетс . Описанный цикл считывани повтор етс с поступлением на триггер 9 сигнала чтени . В случае одновременного поступлени в устройство совпадающих по фазе сигналов записи и чтени совместно срабатывают триггеры 8 и 9. При этом включаетс один из элементов И-НЕ, так как наличие взаимно блокирующих св зей между элементами И-НЕ исключает совместное включение двух элементов. Дл примера предположим, что включилс элемент И-НЕ 11. В этом случае первым в устройстве начинаетс цикл записи информации, выполнение которого описано. После окончани цикла записи запираетс элемент И-НЕ 11 и снимаетс блокирующий потенциал с элемента 10, так как триггер 9, запомнивший поступление сигнала чтени , продолжает находитьс во включенном (сработанном) состо нии. Элемент 10 открываетс и вслед за циклом записи в устройстве выполн етс описанный цикл считывани информации.

X

Claims

Формула изобретени

Буферное запоминающее устройство, содержащее блок пам ти, информационные входы и выходы которого вл ютс информационными входами и выходами устройства , регистр адресов записи, регистр адресов чтени , счетчик адресов, выходы которого подключены к адресным входам блока пам ти и к информационным входам регистра адресов записи и регистра адресов чтени , и блок управлени , первый и второй входы которого вл ютс соответственно входом записи и входом чтени устройства, третий вход блока управлени вл етс входам начальной установки устройства и подключен к входам сброса регистра адресов записи и регистра адресов чтени (, тактовые входы которых подключены соответственно к первому и второму выходам блока управлени , третий и четвертый выходы которых подключены к входам записи соответственно регистра адресов записи и регистра адресов чтени , вход режима блока пам ти подключен к третьему выходу блока управлени , п тый и шестой выходы блока управлени подключены соответственно к счетному входу и к входу записи счетчика адресов, отличающеес тем, что, с целью повышени надежности устройства при одновременном поступлении сигналов записи и чтени данных, блок управлени содержит генератор тактовых импульсов, счетчик тактовых импульсов, первый и второй дешифраторы, первый и второй триггеры , первый и второй элементы И-НЕ и пер- вь гй и второй элементы ИЛИ, выходы которых вл ютс соответственно шестым и п тым выходами блока управлени , выход генератора подключен к счетному входу счетчика тактовых импульсов, выходы которого подключены к информационным входам первого и второго дешифраторов, первые выходы которых подключены соответственно к тактовому входу первого триггера и к первому входу первого элемента ИЛИ, выход первого элемента И-НЕ подключен к первому входу сброса счетчика TaKTOBjiix импульсов, к первому входу второго элемента И-НЕ, к входу строба первого дешифратора и вл етс первым выходом блока управлени , выход второго элемента И-НЕ вл етс вторым выходом блока управлени

и подключен к второму входу сброса счетчика тактовых импульсов, к первому входу первого элемента И-НЕ и к входу строба второго дешифратора, второй выход которого подключен к первому входу второго

Q элемента ИЛИ, второй выход первого дешифратора вл етс третьим выходом блока управлени , третий и четвертый выходы первого дешифратора подключены к вторым входам соответственно второго и первого элементов ИЛИ, третий выход второго де5 шифратора вл етс четвертым выходом устройства , четвертый выход второго дешифратора подключен к тактовому входу второго триггера, вход сброса которого подключен к входу сброса первого триггера и вл етс третьим входом блока управлени , вторые входы первого и второго элементов И-НЕ подключены к выходам соответственно первого и второго триггеров, входы установки которых вл ютс соответственно первым и вторым входами блока управлени .

0