CN1168728A - 处理数据的负载共享系统及方法以及具有负载共享的通信系统 - Google Patents
处理数据的负载共享系统及方法以及具有负载共享的通信系统 Download PDFInfo
- Publication number
- CN1168728A CN1168728A CN95196646A CN95196646A CN1168728A CN 1168728 A CN1168728 A CN 1168728A CN 95196646 A CN95196646 A CN 95196646A CN 95196646 A CN95196646 A CN 95196646A CN 1168728 A CN1168728 A CN 1168728A
- Authority
- CN
- China
- Prior art keywords
- signal
- processor
- data
- execution
- spu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
- Telephonic Communication Services (AREA)
Abstract
本发明涉及数据处理系统及数据处理方法。数据处理系统包括中央处理器系统,该中央处理器系统包括至少一个对信号进行处理和管理的信号处理器(SPU)和至少一个包括多端口进程寄存器存储器(RM)的执行处理器(IPU)。信号处理器(SPU)和执行处理器(IPU)协作,该数据处理系统还包括系统存储器(SM)。系统的至少一个信息量处理程序级(THL,BAL)包括在执行处理器的寄存器存储器(RM)内的至少两个相同的寄存器组,该寄存器存储器(RM)至少包括信号输入端口(A)、信号输出端口(B)和数据存取端口(C)之一。信号处理器(SPU)和执行处理器(IPU)之间的信号数据传送由信号处理器(SPU)在执行期间进行。执行处理器(IPU)通过切换寄存器组直接切换从一个作业至另一个作业的执行。
Description
技术领域
本发明涉及用于数据处理的存储程序控制系统。这种系统包括被分成若干个子系统和若干个被指定了给定功能的功能块的硬件以及软件。本发明涉及包括中央处理器系统的系统,该中央处理器系统具有至少一个对信号进行处理和管理的信号处理器,该信号处理器与至少一个具有多端口寄存器存储器的执行处理器协作。该系统还包括系统存储器。在例如用于不同功能块之间的协作的这种系统中,使用了信号,尤其在具有高的信号负载的系统中更是如此,这就要求能够以快速和有效的方式处理信号,以便提供尽可能最快的信号数据处理。
已有技术
在对速度和效率要求较高的数据处理系统中,在进行内容交换等时,例如在内部数据处理的范围内使用所谓的多端口存储器是众所周知的。
例如在基于交换系统和控制系统的使用的AXE系统(爱立信公司)中,被控计算机的中央处理器内的多端口存储器被用作程序系统的进程寄存器。在这种情况下,对程序寄存器的临时数据进行处理,并且都知道每一可中断程序级使用一个多端口存储器组。这样就能够实现快速交换,不需要预先清除保存的数据就可获得实际的进程寄存器数据。
根据这一公知的系统,信号处理器和执行处理器是协作的。然后信号处理器在执行处理器内的上一作业的程序执行期间把输入信号或作业传送给中间缓冲器。一旦作业结束或如果对具有较高优先级的作业提出程序中断请求,执行处理器就取装下一个功能块启动信号数据。在返回被中断程序的情况下,通过切换至属于该程序级的寄存器组来实现对程序的寄存器数据的直接存取。一旦传送了信号,执行处理器就从其寄存器存储器把信号数据传送给输出数据中间缓冲器。
正是由于相对于中间缓冲器的这些往返传送,数据处理系统的容量受到限制,这在某些情况下可以具有约束性的影响,尤其是如果该数据处理系统应当具有高的或非常高的容量的话,就更是如此。
发明概要
本发明的目的是提供开头一段所述的用于数据处理的系统,它具有高的总容量。本发明的另一目的是提供与已知系统相比,其信号负载的分布方式使容量得到了增大的系统。本发明尤其提供了可减少信号传送所需时间的系统。本发明一特定的目的是提供使向一个以上的执行处理器的作业分配更加有效的系统。本发明另一特定的目的是提供与已知系统相比,信号的数据长度只在有限的程度上影响系统内的信息量处理的系统。
提供满足以上对于系统提及的目的的数据处理方法也是本发明的目的。
本发明再一个特定的目的是提供一通信系统,例如具有负载共享的远程通信系统或数据通信系统,这些通信系统具有高的容量并满足了以上对于系统提及的目的。
利用如下的数据处理系统来实现这些以及其它目的,该数据处理系统包括一中央处理器系统,该中央处理器系统包括至少一个对信号进行处理和管理的、具有作业缓冲器的信号处理器和至少一个具有多端口寄存器存储器的执行处理器,信号处理器和执行处理器协作,该数据处理系统还包括系统存储器,在执行处理器的寄存器存储器内有用于至少一个程序级的两个相同的寄存器组,该寄存器存储器包括至少一个各分别用于信号输入和信号输出的端口,还包括至少一个数据存取端口。信号处理器和执行处理器之间的信号数据传送由信号处理器来进行,为了进行顺序的程序执行,不需要中间信号数据传送。
根据本发明,信号负载在信号处理器和功能执行处理器之间分配,所以提供了高的系统容量。此外,使用了多端口存储器。它们包含数据处理所必需的进程寄存器,特别是每一可中断程序级一个寄存器组。这些进程寄存器包含信号的数据和在功能块的执行期间被处理的进程数据。根据本发明的一特定实施例,在至少一个信号处理器和执行处理器之间的负载的分配是这样的:即向两个相同的寄存器组以及信号输入端口、信号输出端口的至少一个数据存取端口提供用于数据处理的信息量控制程序级。信号的信号数据然后可预先输入给执行处理器的进程寄存器,不会加载或干扰正在该执行处理器内被执行的程序执行。当要在程序结束时启动被输入信号寻址的一功能块时,就切换至第二个寄存器组,即在前一作业的执行期间没有被启动的寄存器组。于是执行处理器能够立即启动新的作业,不需要来自中间缓冲器的信号数据传送。
根据本发明,可以给双倍长寄存器组分配一个、多个或全部程序级。根据一特定实施例,系统包括可被分配作业的一个以上的执行处理器。根据本发明的一优选实施例,利用那些被执行程序的寄存器组来完成数据信号的传输,例如至其它功能块的信号缓冲等。于是不需要进行更新。利用数据存取端口(至少一个),信号处理器的进程寄存器存储器能够在相关的执行处理器正在进行程序执行时清除该执行处理器的信号数据。在这种情况下,对其数据尚未被传送的实际进程寄存器进行写保护可以是方便的。一旦启动了写保护,则根据本发明的一优选实施例,执行处理器的写操作将暂停,直到实际进程寄存器被清零为止。根据一个实施例,对属于实际程序级的寄存器组的全部寄存器端口执行数据处理的写操作。系统存储器可以是分布式存储器或中央存储器。
本发明还涉及基于信号负载的分配的数据处理。在执行处理器执行程序时,使用在执行处理器的寄存器存储器内的已有寄存器组。信号数据预先输入给寄存器,不会干扰正在执行处理器内被执行的程序执行。一旦一功能块被信号寻址,它就将在例如前一程序结束时被启动。然后切换至第二个寄存器组,执行处理器直接启动新的作业,不需要例如来自中间缓冲器等的任何中间信号数据的传送。信号数据至执行处理器的传送由协同处理器来完成。尤其是不同作业的执行之间的切换是直接完成的,不需要信号数据的任何中间缓冲。尤其可利用在执行程序时使用的寄存器组来传送信号数据。
本发明还涉及通信系统,例如包括可如上所述地共享负载的系统的远程通信系统或数据通信系统。
本发明的系统的优点在于:通过在信号处理器或协同处理器和(一些)执行处理器之间恰当地进行负载分配,就尤其能够增大控制系统的信息量处理影响的容量。系统还可被有利地用于从信号处理器至若干个不同的执行处理器的作业分配。由于系统的信息量影响容量主要由执行处理器的容量来确定,所以信号的数据长度对信息量处理的影响的程度将比迄今为止知道的程度低。
附图概述
以下将参看附图以非限制的方式更详细地描述本发明,附图中:
图1表示可应用本发明的包括数据的系统的一实例的简化方框图;
图2表示本发明的系统的一实例。
发明的详细描述
图1表示控制计算机系统的一实例,该控制计算机系统包括一中央处理器系统,该中央处理器系统通过输入/输出装置与不同的外部或外围单元连接或与包括一个或多个区域处理器RP的区域处理器系统连接。这种既包括硬件又包括软件的控制计算机系统当然包括一些子系统和功能块,但是,在此将只描述它们当中与本发明有关的几个子系统和功能块。通常给这些功能块指定特定的功能,这些功能块包括若干块电路板。区域处理器处理程序对进出区域处理器RP的信号进行处理。根据一优选实施例,区域处理器处理程序RPH处理多个区域处理器。信号处理器SPU管理送往一个或多个执行处理器IPU的信号或作业,这些执行处理器IPU的主要任务是执行程序。在该所示实施例中,一执行处理器IPU包括三个并行存储器,即数据存储器DS、引用存储器RS和程序存储器PS。但是,这只是实例之一,中央处理器系统不是非得如此构成不可。还可以重复该中央处理器系统本身,以便以这种方式提供冗余。
图2表示信号处理器(也称为协同处理器)SPU。它包括一个或多个所谓的作业缓冲器JBU。当然,它还可以包括其它部件,但这些部件对于本发明不是重要的,它们可以例如是一些已知类型的部件。信号处理器SPU与一个或多个执行处理器IPUi;i=1,…,n协作,其中n是系统内执行处理器的个数。中央处理器系统还包括所谓的系统存储器SM,它是分布式存储器或中央存储器。该系统存储器SM用来存储来自(一些)执行处理器IPUi内的进程寄存器的被处理的临时数据。为了对数据进行处理,把存储的数据读入寄存器存储器RM。(一些)执行处理器IPU内的进程寄存器RM包含信号数据和在执行期间被各个功能块处理的其它进程数据。寄存器存储器RM包含对于数据处理来说必不可少的进程寄存器,最好是每一程序级一个寄存器组。这些寄存器存储器RM包括若干个端口A、B、C。根据该所示实施例,给两个相同的寄存器组分配了数据处理信息量控制程序级THL、BAL(信息量处理级、基本级),一个端口供信号输入A用,一个端口供信号输出BB用,至少一个端口供数据存取C用。在一作业执行期间,不管执行处理器IPUi是否在执行程序,预先把具有信号数据的信号输入给该执行处理器IPU的寄存器存储器RM,不会加载或干扰这一执行。当程序执行将要结束时,信号寻址一功能块来启动该功能块。然后切换至第二寄存器组,新的作业可直接由该执行处理器IPUi启动,不需要来自任何中间缓冲器等的信号数据的任何传送。预先执行的这一传送和信号数据向不包含被该执行处理器执行的该作业的该寄存器组的输入都是由协同处理器或信号处理器SPU来完成的。根据一优选实施例,给双倍长寄存器组分配全部程序级。当然可以有两个(如图2所示)以上的程序级,例如THL、BAL、D(未示出),或甚至更多的程序级。当然,也可以有更少的程序级。另一种做法是只给双倍长存储器组分配某些程序级。在该所示实施例中,即使还可以给双倍长寄存器组分配程序级D,也不给该寄存器组进行这一分配。还有若干种不同的选择,可以给只有两个端口的双倍长寄存器组分配一个程序级,等等。此外,可以使用三倍长或多倍长寄存器组。正在被执行的作业使用一个寄存器组,而用其它寄存器组来接收下一个作业的开始数据。
执行处理器通常是面向寄存器的,这指的是待处理的所有数据作为临时数据存储在寄存器存储器RM的寄存器内。根据不同的选择,一个或多个执行处理器IPU可以与作业分配信号处理器SPU协作。在该所示实施例中,具有双倍长寄存器组的三端口存储器被用于在它们之间不是可中断的信息量控制程序级THL、BAL(具有高的信号负载)。根据本发明,还可以给具有两个端口的单个寄存器组分配程序级D,这两个端口用于低优先级和低频率的作业。对于这样的程序级,容量不会因对下一个作业的缓冲或信号的传输而增大,但是,在这两种情况下都不必增大容量。
例如,端口之一A可用于在执行处理器IPUi内的内部活动。这种内部活动的一个实例可以是数据预缓冲等,即它可以在内部被并行地用作数据输出端。
由于双倍长寄存器组被用于作业输入的程序级THL、BAL,所以不同的寄存器可被信号处理器SPU以交替的方式进行寻址。由于在某些情况下可以中断作业,所以保存地址是方便的。根据不同的实施例,因此可以给多倍长寄存器组分配全部程序级或只分配因不同的理由而已被发现是合适的那些程序级,尤其是信息量控制程序级THL、BAL等。信号强度是高的。当数据信号被例如传送给其它功能块时,利用在程序正在被执行期间进行操作的寄存器组来进行这种传送,以避免提供更新的需要。由于使用了在寄存器存储器RM内的第三个端口C,所以信号处理器SPU能够在执行处理器IPU正在进行程序执行期间对寄存器存储器RM的进程寄存器的信号数据进行清除。但是,在这种情况下,应当对其数据尚未被传送的实际的进程寄存器实行写保护。如果启动了这种写保护,则执行处理器IPU的写操作被暂时停止,直到实际的进程寄存器被清零为止。在进行数据处理时,对属于该程序级的寄存器组的全部寄存器端口执行写操作。根据一个实施例,对尚未被传送的进程寄存器数据的写保护可以通过将用于被传送的数据的实际寄存器地址与将被打算用于执行处理器IPU的写数据的寄存器地址进行比较来实现。最好对于连贯的寄存器地址顺序地执行信号处理器SPU的信号数据清除。
可以例如在数据通信、远程通信、ISDN(综合业务数字网)通信等的范围内使用本发明的系统。当然,在其它方面,本发明也不受所描述实施例的限制,而是可以在权利要求书的范围内按照若干种方式进行改变。
Claims (19)
1.数据处理系统,包括一中央处理器系统,该中央处理器系统包括至少一个对信号进行处理和管理的信号处理器(SPU),该信号处理器(SPU)包括作业缓冲器(JBU),在该数据处理系统内,信号处理器(SPU)与至少一个包括多端口寄存器存储器(RM)的执行处理器(IPUi;i=1,…,n)协作,该数据处理系统还包括系统存储器(SM),其特征在于:
至少一个程序级(THL,BAL)包括在寄存器存储器(RM)内的至少两个相同的寄存器组,该寄存器存储器(RM)至少包括信号输入端口(A)、信号输出端口(B)、以及数据存取端口(C)之一,信号处理器(SPU)和(一些)执行处理器(IPUi)之间的信号数据传送由信号处理器(SPU)来执行,信号数据在执行处理器(IPUi)的执行期间传送给该执行处理器(IPUi)的存储器(RM),当从使用第一个寄存器组的数据的作业切换至使用另一寄存器组的数据的另一作业时,寄存器组的切换使执行处理器(IPUi)的顺序的程序执行可直接进行,不需要任何中间信号数据传送。
2.权利要求1的系统,其特征在于每一程序级(THL,BAL)具有两个相同的寄存器组。
3.以上任一权利要求的系统,其特征在于在执行处理器(IPUi)内的寄存器存储器(RM)包含信号数据和进程数据。
4.以上任一权利要求的系统,其特征在于进程寄存器存储器(RM)包括至少两个数据存取端口。
5.以上任一权利要求的系统,其特征在于信号包括在执行处理器(IPUi)的程序执行期间经由信号输入端口(A)被预先存入进程寄存器存储器(RM)的信号数据。
6.权利要求5的系统,其特征在于当要启动被一信号寻址的一功能块时,就切换至在前一作业期间未用的寄存器组。
7.以上任一权利要求的系统,其特征在于从一个作业至另一个作业的执行的切换是直接进行的,不需要对信号数据进行任何中间缓冲。
8.以上任一权利要求的系统,其特征在于信号数据是自在程序的执行期间被使用的寄存器组被传送的。
9.权利要求1~7中的任一权利要求的系统,其特征在于在执行时未被使用的寄存器组被用于信号数据传送,更新功能为数据的更新提供保证。
10.以上任一权利要求的系统,其特征在于它包括至少两个执行处理器(IPUi)。
11.以上任一权利要求的系统,其特征在于系统存储器(SM)是中央存储器。
12.权利要求1~10中的任一权利要求的系统,其特征在于系统存储器(SM)是分布式存储器。
13.以上任一权利要求的系统,其特征在于数据存取端口(C)被用来清除进程寄存器存储器(RM)的进程寄存器的信号数据。
14.权利要求13的系统,其特征在于在进程寄存器存储器(RM)的进程寄存器的清除期间,执行处理器(IPUi)正在执行。
15.权利要求13的系统,其特征在于它包括在清除期间保护进程寄存器存储器(RM)内的未被传送的数据的装置。
16.以上任一权利要求的系统,其特征在于至少对属于该程序级的寄存器组的信号输入端口(A)、信号输出端口(B)和数据存取端口(C)之一执行写操作。
17.以上任一权利要求的系统,其特征在于信号输入端口(A)被多次用作在正在进行的执行中未被使用的寄存器的数据存取或数据输出,供内部程序执行所用。
18.在包括中央处理器系统的系统中利用负载共享的数据处理的方法,该中央处理器系统包括至少一个信号处理器(SPU)和至少一个执行处理器(IPUi;i=1,…,n),执行处理器(IPUi)包括多端口处理器寄存器存储器(RM),该方法的特征在于:
系统的至少一个程序级(THL,BAL)装有寄存器存储器(RM)内的至少两个相同的寄存器组,该寄存器存储器(RM)至少具有信号输入端口(A)、信号输出端口(B)和数据存取端口(C)之一;
信号处理器(SPU)提供在该信号处理器(SPU)和至少一个执行处理器(IPU)之间的信号数据传送,
在执行处理器(IPUi)利用一个寄存器组进行执行期间,信号处理器(SPU)把后续执行的信号数据传送给另一个寄存器组,
执行处理器(IPU)通过切换寄存器组而从一个作业的执行直接切换至后续作业的执行,
进行切换不需要传送信号数据。
19.数据处理的通信系统,包括一中央处理器系统,该中央处理器系统包括至少一个对信号进行处理和管理的信号处理器(SPU),该信号处理器(SPU)包括作业缓冲器(JBU),在该通信系统内,信号处理器(SPU)与至少一个包括多端口寄存器存储器(RM)的执行处理器(IPUi;i=1,…,n)协作,该通信系统还包括系统存储器(SM),其特征在于:
至少一个信息量控制程序级(THL,BAL)包括在寄存器存储器(RM)内的至少两个相同的寄存器组,该寄存器存储器(RM)至少包括信号输入端口(A)、信号输出端口(B)和数据存取端口(C)之一,信号处理器(SPU)和执行处理器(IPUi)之间的信号数据传送由该信号处理器(SPU)来提供,信号数据在执行期间传送给执行处理器(IPUi)的寄存器存储器(RM),从利用一个寄存器组的数据的作业至利用另一个寄存器组的数据的作业的切换是直接进行的,不需要通过切换寄存器组的任何中间信号数据传送。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE94035342 | 1994-10-17 | ||
SE9403534-2 | 1994-10-17 | ||
SE9403534A SE503633C2 (sv) | 1994-10-17 | 1994-10-17 | Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1168728A true CN1168728A (zh) | 1997-12-24 |
CN1133929C CN1133929C (zh) | 2004-01-07 |
Family
ID=20395636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB951966464A Expired - Fee Related CN1133929C (zh) | 1994-10-17 | 1995-10-17 | 处理数据的负载共享系统及方法以及具有负载共享的通信系统 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6032174A (zh) |
EP (1) | EP0789876B1 (zh) |
JP (1) | JPH10507549A (zh) |
KR (1) | KR100331491B1 (zh) |
CN (1) | CN1133929C (zh) |
CA (1) | CA2202974A1 (zh) |
DE (1) | DE69520885T2 (zh) |
SE (1) | SE503633C2 (zh) |
WO (1) | WO1996012226A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1957329B (zh) * | 2004-05-27 | 2010-05-12 | Nxp股份有限公司 | 信号处理装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE503633C2 (sv) * | 1994-10-17 | 1996-07-22 | Ericsson Telefon Ab L M | Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning |
WO1997040445A1 (de) * | 1996-04-19 | 1997-10-30 | Daimler-Benz Aktiengesellschaft | Verfahren zur automatischen diagnose technischer systeme unter berücksichtigung eines effizienten wissenserwerbs und einer effizienten bearbeitung zur laufzeit |
JP4542308B2 (ja) * | 2002-12-16 | 2010-09-15 | 株式会社ソニー・コンピュータエンタテインメント | 信号処理用デバイス及び情報処理機器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825902A (en) * | 1973-04-30 | 1974-07-23 | Ibm | Interlevel communication in multilevel priority interrupt system |
SE439208B (sv) * | 1983-09-30 | 1985-06-03 | Ericsson Telefon Ab L M | Programminnesstyrd telekommunikationsanleggning |
GB2271203B (en) * | 1992-10-01 | 1995-12-13 | Digital Equipment Int | Digital processing system |
CA2107299C (en) * | 1993-09-29 | 1997-02-25 | Mehrad Yasrebi | High performance machine for switched communications in a heterogenous data processing network gateway |
US5596579A (en) * | 1993-10-01 | 1997-01-21 | International Business Machines Corporation | High performance machine for switched communications in a heterogeneous data processing network gateway |
US5668948A (en) * | 1994-09-08 | 1997-09-16 | International Business Machines Corporation | Media streamer with control node enabling same isochronous streams to appear simultaneously at output ports or different streams to appear simultaneously at output ports |
SE503633C2 (sv) * | 1994-10-17 | 1996-07-22 | Ericsson Telefon Ab L M | Lastdelande system och förfarande för behandling av data samt kommunikationssystem med lastdelning |
-
1994
- 1994-10-17 SE SE9403534A patent/SE503633C2/sv not_active IP Right Cessation
-
1995
- 1995-10-17 US US08/817,513 patent/US6032174A/en not_active Expired - Lifetime
- 1995-10-17 CA CA002202974A patent/CA2202974A1/en not_active Abandoned
- 1995-10-17 DE DE69520885T patent/DE69520885T2/de not_active Expired - Lifetime
- 1995-10-17 KR KR1019970702490A patent/KR100331491B1/ko not_active IP Right Cessation
- 1995-10-17 EP EP95935637A patent/EP0789876B1/en not_active Expired - Lifetime
- 1995-10-17 JP JP8513165A patent/JPH10507549A/ja active Pending
- 1995-10-17 WO PCT/SE1995/001209 patent/WO1996012226A1/en active IP Right Grant
- 1995-10-17 CN CNB951966464A patent/CN1133929C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1957329B (zh) * | 2004-05-27 | 2010-05-12 | Nxp股份有限公司 | 信号处理装置 |
Also Published As
Publication number | Publication date |
---|---|
SE9403534L (sv) | 1996-04-18 |
JPH10507549A (ja) | 1998-07-21 |
US6032174A (en) | 2000-02-29 |
CN1133929C (zh) | 2004-01-07 |
KR970707489A (ko) | 1997-12-01 |
DE69520885T2 (de) | 2001-11-29 |
CA2202974A1 (en) | 1996-04-25 |
KR100331491B1 (ko) | 2002-08-08 |
SE9403534D0 (sv) | 1994-10-17 |
WO1996012226A1 (en) | 1996-04-25 |
DE69520885D1 (de) | 2001-06-13 |
EP0789876A1 (en) | 1997-08-20 |
SE503633C2 (sv) | 1996-07-22 |
EP0789876B1 (en) | 2001-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7194569B1 (en) | Method of re-formatting data | |
CN100373362C (zh) | 直接存储访问控制器 | |
US5313584A (en) | Multiple I/O processor system | |
EP0791198B1 (en) | System and method for processing of signal data and a communication system comprising a signal data processing system | |
EP2040176B1 (en) | Dynamic Resource Allocation | |
CN1078336A (zh) | 通信系统 | |
KR20000004988A (ko) | 제한된 메모리 컴퓨터 시스템에서의 클라이언트관리흐름제어를 위한 방법과 장치 | |
JP2009087175A (ja) | ストレージ装置、処理制御装置、及び記憶システム | |
CN1313551A (zh) | 完成高速低开销上下文切换的设备和方法 | |
JP5040050B2 (ja) | 複数チャネルdmaコントローラおよびプロセッサシステム | |
CN1133929C (zh) | 处理数据的负载共享系统及方法以及具有负载共享的通信系统 | |
US6832266B1 (en) | Simplified microkernel application programming interface | |
JPH09218788A (ja) | インサービス直接ダウンロード方式 | |
CN1097783C (zh) | 数据处理的系统和方法以及带有这类系统的通信系统 | |
CN1270252C (zh) | 具dma控制器的数字信号处理器多个部件间的信号组交换 | |
KR920004061B1 (ko) | 입/출력 제어 시스템 재구성용 시스템 | |
CN1853177A (zh) | 具有多个互相通信的数字信号处理器的集成电路 | |
JPH0721045A (ja) | 情報処理システム | |
JP2001229136A (ja) | 制御装置及び制御システム並びにデータ転送装置 | |
KR900000093B1 (ko) | 전송설비로 제어되는 다중처리 기억프로그램 | |
WO2022084485A1 (en) | Process acceleration for software defined storage | |
KR100243101B1 (ko) | 멀티미디어 서버에서의 윈도우 메모리의 구조 | |
CN115543191A (zh) | Pcie ssd的数据存储方法、系统、设备及存储介质 | |
KR20190097843A (ko) | 데이터 전송 시스템 및 방법 | |
CN1320240A (zh) | 管理进程的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040107 Termination date: 20131017 |