KR920004061B1 - 입/출력 제어 시스템 재구성용 시스템 - Google Patents

입/출력 제어 시스템 재구성용 시스템 Download PDF

Info

Publication number
KR920004061B1
KR920004061B1 KR1019890006170A KR890006170A KR920004061B1 KR 920004061 B1 KR920004061 B1 KR 920004061B1 KR 1019890006170 A KR1019890006170 A KR 1019890006170A KR 890006170 A KR890006170 A KR 890006170A KR 920004061 B1 KR920004061 B1 KR 920004061B1
Authority
KR
South Korea
Prior art keywords
input
output
controller
output controller
data
Prior art date
Application number
KR1019890006170A
Other languages
English (en)
Other versions
KR900018792A (ko
Inventor
스스므 고야마
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR900018792A publication Critical patent/KR900018792A/ko
Application granted granted Critical
Publication of KR920004061B1 publication Critical patent/KR920004061B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음.

Description

입/출력 제어 시스템 재구성용 시스템
제 1 도는 입/출력 제어 시스템의 구성의 일예도.
제 2 도는 본 발명에 의한 시스템에서 수행되는 동작의 기본 순서도.
제 3 도는 본 발명의 일실시예의 입/출력 제어기의 구성도.
제 4 도는 제 3 도의 구성에서 버퍼메모리 56의 영역의 정상상태에서의 할당의 일예도.
제 5 도는 RAM 55의 내용의 일예도.
제 6 도는 제 3 도의 구성에서 버퍼메모리 56의 영역의 오프라인 상태에서의 할당의 일예도.
제 7∼10 도는 그 자신의 입/출력 제어기를 오프라인 상태에 있도록 하는데 필요한 상황이 상승할 때 본 발명의 일실시예에서 입/출력 제어기내에서 수행되는 동작들을 나타내는 도면.
제 11∼14 도는 본 발명의 일실시예의 입/출력 제어기에서 수행되는 동작을 나타내는 도면으로서, 여기서 오프라인 상태에 있기 위해 필요한 다른 입/출력 제어기의 제어하에서 주변장치들을 억세싱하기 위해 새로운 입/출력 제어 시스템을 재구성하는 동작을 나타내는 도면.
본 발명은 입/출력 제어기들 중 하나가 오프라인 상태(off-line state)에 있도록 하는데 소요되는 상황이 상승할 때 다수의 입/출력 제어기들을 갖는 입/출력 제어 시스템을 재구성하기 위한 시스템에 관한 것이다.
본 발명에 의한 시스템은 다수의 입/출력 제어기들을 갖는 입/출력 제어 시스템에 적용될 수 있다. 여기서, 각각의 입/출력 제어기들은 하위 레벨내의 한 그룹의 주변장치들과 상위 레벨내의 데이타 처리장치와 연결되어, 주변장치들의 대응그룹 각각과 데이타 처리장치간의 데이터 이송 동작을 제어하며, 입/출력 제어기들중 대응하는 것에 대응하는 주변장치들의 각 그룹은 또한 다른 입/출력 제어기에도 연결되어 크로스콜(cross call)기능을 실현시킨다.
정보처리 시스템에서, 입/출력 제어 시스템은 데이타 처리장치(또는 시스템)와 그 데이터 처리장치용으로 사용되는 데이타를 취급하는 주변장치들, 예. 외부 메모리장치로서 자기 디스크장치 또는 자기 테이프장치간의 데이타 이송 동작을 제어하도록 제공된다.
종종 하나 이상의 데이타 처리장치들에 상당히 많은 수의 외부 메모리장치들이 연결되므로 입/출력 제어 시스템을 구성하기 위해 다수의 입/출력 제어기들이 제공된다.
또한 외부 메모리장치들에 억세스 효율을 개선하기 위해 입/출력 제어 시스템내의 크로스콜 기능이 사용된다. 크로스콜 기능은 어떤 주변장치를 통상적으로 제어하는 입/출력 제어기가 다른 주변장치에 대한 제어동작으로 바쁠 때 데이타 처리시스템이 주변장치를 통상적으로 제어하는 입/출력 제어기 이외의 입/출력 제어기를 통해 주변장치를 억세스할 수 있도록 해 준다.
제 1 도는 입/출력 제어 시스템의 구성의 일예를 나타낸다.
제 1 도에서, 참조번호 10과 20은 각각 입/출력 제어기로서 자기 테이프장치 제어기를 나타내며, 111,112,113,…,211,212,213,…은 각각 상위 레벨내의 하나 또는 다수의 데이타 처리시스템 예, 주 컴퓨터의 입/출력 채널(도시안됨)에 연결되는 포트를 나타내며, 참조번호 3은 자기 테이프장치 제어기들 10과 20간의 데이타 경로를 나타내며, 4는 자기 테이프장치 제어기들 10과 20을 연결하는 제어라인들을, 151,152,153,…, 251,252,253,…은 외부 메모리장치로서 자기 테이프장치를, 13은 자기 테이프장치 제어기 10과 자기 테이프장치들 151,152,153,…을 연결하는 버스를, 23은 자기 테이프장치 제어기 20과 자기 테이프장치들 251,252,253,…을 연결하는 버스를, 14는 자기 테이프장치 제어기 10과 자기 테이프장치들 251,252,253,…을 연결하는 버스를, 24는 자기 테이프장치 제어기 20과 자기 테이프장치들 151,152,153,…을 연결하는 버스를, 12 및 22는 각각 대응하는 자기 테이프장치 제어기를 자기 테이프장치들에 연결하는 포트를 나타낸다.
제 1 도에 나타낸 바와 같은 구성에서, 통상적으로, 자기 테이프장치들 151,152,153,…은 자기 테이프장치 제어기 10의 제어하에 있으며 또한 자기 테이프장치들 251,252,253,…은 자기 테이프장치 제어기 20의 제어하에 있으므로, 자기 테이프장치 제어기 10은 자기 테이프장치들 151,152,153,…의 입/출력 제어용으로 사용되는 제어 데이타를 유지하며 또한 자기 테이프장치 제어기 20은 자기 테이프장치들 251,252,253,…의 입/출력 제어용으로 사용되는 제어 데이타를 유지한다.
크로스콜 기능은 다음과 같이 상술한 구성으로 동작한다.
자기 테이프장치 제어기 10 또는 20이 상위 레벨내의 데이터 처리장치의 입/출력 채널로부터의 다수의 포트들 111,112,113,…, 211,212,213,…중 하나를 통해 통상적으로 자기 테이프장치 제어기 10 또는 20의 제어하에 있는 자기 테이프장치 제어기를 억세스 하도록 입/출력(I/O) 지령을 수신할때, 자기 테이프장치 제어기는 자기 테이프장치가 억세스됨을 나타내는 플래그를 세트하여 입/출력(I/O) 지령용 입/출력 제어동작을 개시한다.
자기 테이프장치 제어기가 입/출력(I/O) 지령용 입/출력 제어의 동작중에 있는 동안 자기 테이프장치 제어기는 다른 입/출력(I/O) 지령을 위한 다른 제어동작을 수행할 수 없다.
상기 상황에서, 크로스콜 기능은 동작한다.
즉, 다른 입/출력(I/O) 지령에 대한 제어동작으로 바쁜 자기 테이프장치 제어기 10하에서 자기 테이프장치를 억세스하는 요청이 데이타 처리장치의 입/출력 채널내에서 발생할 경우, 입/출력 채널은 입/출력 지령을 다른 자기 테이프장치 제어기 20으로 보낸다.
자기 테이프장치 제어기 20이 입/출력 지령을 수신할때 자기 테이프장치 제어기 20은 입/출력 지령이 그 자신의 자기 테이프장치 제어기 20하에서 자기 테이프장치를 요청하지 않음을 실현하며, 또한 억세스를 위해 요청된 자기 테이프장치가 바쁜지 여부를 자기 테이프장치 제어기 10에 조회한다.
자기 테이프장치 제어기 10이 다른 자기 테이프장치 제어기로부터 상기 조회를 수신할때, 자기 테이프장치 제어기는 그 자신의 자기 테이프장치 제어기의 제어하에 있는 각각의 자기 테이프장치가 바쁜지 여부를 나타내는 플래그들을 포함하는 플래그 테이블을 체크하며, 만일 요청된 자기 테이프장치가 바쁘지 않을 경우, 자기 테이프장치 제어기는 자기 테이프장치의 플래그를 세트한 다음 요청된 자기 테이프장치가 이용될 수 있다는 조회를 출력시킨 다른 자기 테이프장치 제어기를 통보한다.
자기 테이프장치 제어기 20가 자기 테이프장치의 이용 가능성에 관한 상기 정보를 수신할때, 그것은 자기 테이프장치 제어기 10내의 통상적으로 유지되는 자기 테이프장치에 대해 필요한 제어 데이타를 사용하여 입/출력 지령에 대해 입/출력 제어동작을 시작한 다음 자기 테이프장치 제어기 10으로부터의 자기 테이프장치 제어기 20으로 보낸다.
자기 테이프장치 제어기 20에 의한 상기 제어동작이 완료될 때, 자기 테이프장치 제어기 20은 동작의 완료를 다른 자기 테이프장치 제어기 10에 통보하고 또한 자기 테이프장치 제어기 10은 자기 테이프장치용 플래그를 레세트하므로 결국 크로스콜 동작이 완료된다.
상술한 바와 같이, 종래의 입/출력 제어 시스템에서는 하나의(제1로 칭함) 입/출력 제어기(자기 테이프 장치 제어기)는 상위 레벨내의 데이타 처리장치와 통상적으로 다른(제2로 칭함) 입/출력 제어기(자기 테이프 장치 제어기)는 상위 레벨내의 데이타 처리장치와 통상적으로 다른(제2로 칭함)입/출력 제어기(자기 테이프장치 제어기)의 제어하에 있는 주변장치(자기 테이프장치)간의 데이터 이송을 제어하지만 제2입/출력 제어기(자기 테이프장치 제어기)의 협동이 어떤 상태에서 예를들어 요청된 주변장치(자기 테이프장치)용 플래그를 첵킹, 세팅 및 리세팅시 그리고 제1입/출력 제어기(자기 테이프장치 제어기)와 유통할시에 필요하다.
상기 협동은 주변장치(자기 테이프장치)용 상술한 플래그들을 포함하는 제어 데이타를 유지하는 입/출력 제어기(자기 테이프장치 제어기)가 크로스콜 동작을 진행하는 동안 온 상태에 있을때만 가능하다.
그러나 때때로 그 자신의 입/출력 제어기가 오프라인 상태에 있을 필요가 있는 상황이 발생할 수 있다. 예를들어, 그 자신의 입/출력 제어기내에 오동작이 발생했을때, 그 자신의 입/출력 제어기가 오프라인 상태에 있도록 명령받았을때, 또는 그 자신의 입/출력 제어기가 파워 오프되도록 명령받았을 때 그렇다.
결국, 종래에는 크로스콜 기능은 상기 상황에서 동작할 수 없으므로 오프라인 상태에 있는 입/출력 제어기의 제어하에서 주변장치에 대한 억세스는 불가능하다.
본 발명의 목적은 상위 레벨내의 데이터 처리장치는 오프라인 상태에 있는 입/출력 제어기의 제어하에 원래 있었던 주변장치를 억세스할 수 있는 입/출력 제어기를 재구성 하기 위한 시스템을 제공하므로서 입/출력 제어기의 이용성이 개선된다.
본 발명에 의하면, 하위 레벨내의 주변장치의 제1 또는 제2그룹과 상위 레벨내의 데이타 처리장치를 각각 연결하며 또한 주변장치들의 대응그룹들 각각과 데이타 처리장치간의 데이타 이송 동작을 제어하는 제1 및 제2입/출력 제어기를 갖는 입/출력 제어 시스템을 재구성하기 위한 시스템이 제공되는데, 여기서 주변장치들의 제1 및 제2그룹들 각각은 또한 주변장치들의 다른 그룹에 대응하는 입/출력 제어기에 연결되며, 제1 및 제2다수의 입/출력 제어기는 각각 대응하는 주변장치와 상기 데이타 처리장치간의 데이타 이송 동작을 제어하기 위해 각각 사용되는 제1 또는 제2제어 데이터를 보지하기 위한 제1 또는 제2메모리수단과, 그 자신의 입/출력 제어기가 오프라인 상태에 있을 것을 요구하는 상황발생을 다른 입/출력 제어기에 각각 통보하기 위한 제1 또는 제2오프라인 상황 통보수단과, 상기 상황이 발생할 때, 그 자신의 입/출력 제어기의 무응답 상황을 상기 데이타 처리장치에 각각 지시하기 위한 제1 또는 제2무응답 상황 지시수단과, 그 자신의 입/출력 제어기가 다른 입/출력 제어기로부터 상기 상황발생에 관한 상기 통지를 수신할때, 그 자신의 입/출력 제어기내에 새로운 I/O 지령의 수신을 각각 임시 정지시키기 위한 제1 및 제2임시 정지수단과, 그 자신의 입/출력 제어기의 상기 임시정지의 상태를 다른 입/출력 제어기에 각각 통지하기 위한 제1 및 제2임시정지 통보수단과, 그 자신의 입/출력 제어기가 다른 입/출력 제어기로부터 상기 임시정지에 관한 통보를 수신할때, 상기 제1 및 제2메모리수단중 대응하는 것에 보지되는 상기 제어 데이타를 상기 제1 및 제2모메리수단의 다른 것으로 각각 이송하기 위한 제1 또는 제2제어 데이타 이송수단과, 상기 제1 또는 제2제어 데이터의 상기 이송완료후 그 자신의 입/출력 제어기의 오프라인 동작을 각각 수행하기 위한 제1 또는 제2오프라인수단, 그리고 그 자신의 입/출력 제어기 제1 및 제2주변장치들을 모두 제어할 수 있도록 다른 입/출력 제어기로부터 이송된 상기 제어 데이타를 수신하고, 또한 그 자신의 메모리수단에 보지된 제어 데이타와 이송된 상기 제어 데이타를 재구성하기 위한 제1 또는 제2재구성수단을 포함한다.
제 2 도는 본 발명에 의한 입/출력 제어 시스템을 구상하는 입/출력 제어기에 의해 수행되는 입/출력 제어 시스템을 재구성하기 위한 동작의 기본순서를 나타낸다.
제 2 도에는, 본 발명의 일실시예에 의한 두개의 입/출력 제어기 1호 및 2호가 도시되어 있다.
여기서 입/출력 제어기 1호는 그 자신의 입/출력 제어기가 오프라인 상태에 있을 것을 요하는 상황이 발생하는 입/출력 제어기이고, 입/출력 제어기 2호는 오프상태에 있을 것을 요하는 다른 입/출력 제어기의 제어하에서 주변장치를 억세스하기 위해 새로운 입/출력 제어 시스템이 재구성되도록 된 입/출력 제어기이다. 입/출력 제어기 1호에 의해 수행되는 동작 단계들은 S1,S2,…,S5로 나타내며, 입/출력 제어기 2호에 의해 수행되는 동작 단계들은 C1,C2,…,C5로 나타낸다.
제1단계에서 S1에서, 그 자신의 입/출력 제어기가 오프라인 상태에 있을 것을 요하는 상황이 입/출력 제어기 1호에서 발생됐을때, 입/출력 제어기 1호는 그 사실을 입/출력 제어기 2호로 통보한다. 다시 말해, 입/출력 제어기 1호의 상태를 본 발명에 의해 오프라인 상태로 변환시키기 위한 동작의 시작을 입/출력 제어기 2호에 통보한다.
상기 단계 S1의 동작 후, 제 2단계 S2에서 입/출력 제어기 1호가 무응답 상황을 나타내면 입/출력 제어기 1호의 제어하에서 주변장치들을 억세스하도록 요청받은 데이타 처리장치는 입/출력 제어기 1호가 오프라인 상태에 있음을 인식할 수 있다.
단계 C1에서, 입/출력 제어기 2호가 단계 S1에서 행한 입/출력 제어기 1호의 통보를 수신한 다음 단계 C2에서 입/출력 제어기 2호가 데이타 처리장치로부터 새로운 입/출력 지령의 수신을 임시정지함을 나타내면 데이타 처리장치는 입/출력 제어기 2호가 바쁨을 인식할 수 있다.
상기 단계 C2 동작 후, 단계 C3에서 입/출력 제어기 2호는 상기 상황의 발생을 입/출력 제어기 1호에 통보한다. 다시 말해 임시정지 지시완료를 입/출력 제어기 1호에 통보한다.
단계 S3에서, 입/출력 제어기 1호가 단계 C3에서 행한 입/출력 제어기 2호의 통보를 수신하면 단계 S4에서 입/출력 제어기 1호는 크로스콜 동작에 사용되는 (입/출력 제어기 2호가 원래 입/출력 제어기 1호의 제어하에 있는 주변장치들을 제어하는데 필요한 데이타)를 입/출력 제어기 1호 전달한다.
그 다음 단계 S5에서, 입/출력 제어기 1호는 그 자신의 입/출력 제어기의 오프라인 동작을 수행한다.
입/출력 제어기 2호가 입/출력 제어기 1호로부터 단계 S4에서 이송된 크로스콜 제어 데이타를 수신할때, 단계 C4에서, 입/출력 제어기 2호는 원래 입/출력 제어기 2호의 제어하에 있는 주변장치를 제어하기 위해 그 자신의 제어기내에 보지되는 제어 데이타와 이송된 크로스콜 데이타를 포함하는 모든 제어 데이타를 재구성하므로 입/출력 제어기 2호는 원래 입/출력 제어기 1호의 제어하에 있는 주변장치와 원래 입/출력 제어기 2호의 제어하에 있는 주변장치를 둘다 제어할 수 있다.
그 다음, 단계 C5에서, 입/출력 제어기 2호는 임시정지의 지시를 제거하고 또한 원래 입/출력 제어기 1호의 제어하에 있는 주변장치와 원래 입/출력 제어기 2호의 제어하에 있는 주변장치의 입/출력 제어 동작을 재시작한다.
상기 동작에 의하면, 상위 레벨내의 데이타 처리장치는 오프라인 상태에 있는 원래 입/출력 제어기의 제어하에 있었던 주변장치를 억세스할 수 있으므로 입/출력 제어 시스템의 이용성이 개선된다.
본 발명에 의한 입/출력 제어 시스템을 재구성하기 위한 시스템을 구성하는 입/출력 제어기들 각각은 입/출력 제어기 1호 및 2호의 상술한 기능들을 실현시키는 구성을 갖고 있으며, 즉, 각각의 입/출력 제어기는 그 자신의 입/출력 제어기 오프라인 상태에 있을 것을 요하는 상황이 발생할 때 입/출력 제어기 1호로서 작용할 수 있거나 또는 다른 입/출력 제어기내에서 상술한 상황에 있을 때 입/출력 제어기 2호로서 작용할 수 있다.
제 3 도는 본 발명의 일실시예에서 자기 테이프장치 제어기 10 또는 20을 실현시키는 입/출력 제어기의 구성을 나타낸다.
제 3 도에서, 참조번호 51은 마이크로프로세서, 52는 버스, 53은 ROM, 54는 전원회로, 55는 RAM, 56은 데이타 버퍼메모리, 57은 상위 레벨내에 연결되는 하나 또는 다수의 데이타 처리장치들용 인터페이스 제어부, 58은 하위 레벨내에 연결된 주변(입/출력)장치용 인터페이스 제어부, 59는 오퍼레이터 판넬, 60은 다른 입/출력 제어기용 인터페이스 제어부, 61은 전원회로 54를 제어하기 위한 제어라인, 3은 다른 입/출력 제어기간의 데이터 경로를 나타내며, 4는 다른 입/출력 제어기간의 제어라인을 나타낸다.
제 1 및 3 도에 나타낸 실시예에서, 입/출력 제어기 10과 20은 각각 상위 레벨측과 하위 레벨측내에 각각 8입/출력 포트를 갖고 있다. 즉, 입/출력 제어기 10과 20은 하나 또는 다수의 데이타 처리장치의 8입/출력 채널들에 연결될 수 있으며 또한 하위 레벨내의 8주변장치들에 연결될 수 있다.
제 3 도의 구성에서, 마이크로프로세서 51은 ROM 53내에 보지되는 마이크로프로그램에 따라 동작하여 제 3 도의 입/출력 제어기의 전체동작을 제어한다.
인터페이스 제어부 57은 상위 레벨내의 데이타 처리장치로서 데이타 입/출력 동작을 제어하며 또한 데이타 처리장치의 입/출력 채널과 연결된 8포트들을 갖고 있다. 인터페이스 제어부 58은 하위 레벨내의 주변장치들로서 데이타 입/출력 동작을 제어하며 또한 주변장치와 각각 연결되는 8포트들을 갖고 있다.
인터페이스 제어부 60은 다른 입/출력 제어기로서 데이타 입/출력 동작을 제어한다.
전원회로 54는 입/출력 제어기의 전체구성에 전원을 공급하며 온과 오프동작은 마이크로프로세서 51에 의해 제어된다.
오퍼레이터 판넬 59는 오퍼레이터가 각종 지령을 수동으로 입력시키는데 사용된다. 예를들어 입/출력 제어기가 오프라인 상태에 있을 것을 지령하거나 또는 입/출력 제어기가 온라인 상태에 있을 것을 지령하는데 사용된다.
데이타 버퍼메모리 56은 한쪽(상위 레벨 또는 하위 레벨)로부터 보내온 데이타가 다른쪽으로 송출될때까지 그 데이타를 임시 보지하기 위해 사용된다. 예를들어, 자기 테이프장치가 주변장치로서 연결될때, 자기 테이프상에 기입될 데이타는 수신된 다음 스트리밍 모드(streaming mode)에서 자기 테이프상에 기입되기 전에 데이타 버퍼메모리 56내에 보지되며 또한 자기 테이프로부터 판독된 데이타는 상위 레벨내의 데이타 처리장치로 이송되기에 앞서 데이타 버퍼메모리 56에 보지된다.
데이타 버퍼메모리 56의 영역은 원래 그 자신의 입/출력 제어하에 있는 주변장치들 각각에 할당된다. 그 영역 할당의 일예는 제 4 도에 나타낸다. 여기서, I/O 151,152,153,…으로 나타낸 분할 영역은 원래 제 1 도내의 입/출력 제어기(자기 테이프장치 제어기)의 제어하에 있는 주변장치들 151,152,153,…에 대응한다.
RAM 55는 입/출력 제어기를 동작시키기 위한 각종 제어 데이타를 기억하며, RAM 55의 대표적인 내용들은 제 5 도에 나타낸다. 여기서, 71은 임시 오프라인 플래그를 나타내며, 72는 오프라인 플래그, 73은 무응답 플래그표, 74는 CUBUSY 플래그표, 75는 I/O 장치용 동작 상황 지시 플래그의 표, 76은 입/출력 제어기의 제어하에서 I/O 장치의 색인번호(I.D.No.)표, 77은 버퍼 제어표를 나타낸다.
임시 오프라인 플래그 71은 입/출력 제어기가 임시 오프라인 상태에 있을 것을 요하는지 여부를 나타낸다.
라인오프 플래그 72는 입/출력 제어기가 오프라인 상태에 있을 것을 요하는지 여부를 나타낸다.
무응답 플래그표 73은 상위 레벨내의 데이타 처리장치와 입/출력 제어기를 연결해 주는 포트들마다 비트를 가지며, 또한 각 비트는 오프라인신호가 포트들 중 대응하는 것을 통해 출력되는지 여부를 나타내며, 여기서 오프라인신호는 입/출력 제어기가 오프라인 상태에 있음을 나타내는 코드신호이므로, 포트를 통해 채널이 연결된 상위 레벨내의 데이타 처리장치의 입/출력 채널은 입/출력 제어기가 오프라인 상태에 있음을 인식한다.
마찬가지로, CUBUSY 플래그표 74는 상위 레벨내의 데이타 처리장치와 입/출력 제어기를 연결해 주는 각각의 포트들마다 비트를 갖고 있으며, 각 비트는 신호가 포트들중 대응하는 것을 통해 출력되는지 여부를 나타낸다. 여기서 CUBUSY 신호는 입/출력 제어기가 CUBUSY 상태에 있음을 나타내는 코드신호이므로 포트를 통해 채널이 연결된 상위 레벨내의 데이타 처리장치의 입/출력 채널은 입/출력 제어기가 마지막으로 수신된 다른 입/출력 지령에 대한 동작으로 바쁨을 인식한다. 상위 레벨내의 데이타 처리장치가 CUBUSY 신호를 검출할 때 데이타 처리장치는 예정된 시간을 기다렸다가 입/출력 지령을 다시 송출한다.
I/O 장치 76용 플래그들을 나타내는 동작 상황표는 입/출력 제어기의 제어하에 있는 각각의 주변장치가 사용중(억세스됐는지)인지 여부를 나타낸다.
버퍼 제어표 77은 입/출력 제어기의 제어하에서 I/O 장치들 각각에 대한 데이타 버퍼메모리 56의 할당된 영역을 사용하도록 제어 데이타를 보지한다. 예를들어 할당된 영역의 상부 요소 어드레스, 할당 영역의 용량 및 할당 영역내의 이용가능(점유안된)영역등을 보지한다.
제 7∼14 도는 제 3 도의 구성을 갖는 입/출력 제어기내에서 수행되는 동작들을 나타낸다. 예를들어 입/출력 제어기내에서 오동작이 발생할때, 입/출력 제어기가 파워 오프 지령을 수신할때, 또는 오프라인 지령이 오퍼레이터 판넬로부터 입력됨을 인식할때 동작을 수행한다.
또한 상술한 동작들은 마이크로프로그램에 따라 마이크로프로세서의 제어하에서 수행되며 제 7∼14 도 각각내에 나타낸 동작들은 루틴을 한정한다.
우선, 그 자신의 입/출력 제어기가 오프라인 상태에 있을 것을 요하는 상황이 발생할 때 본 발명의 일실시예내의 입/출력 제어기의 동작들을 제 7∼10 도를 참조하여 설명한다.
제 7 도에 나타낸 동작의 후로우(과정)는 그 자신의 입/출력 제어기가 오프라인 상태에 있을 것을 요하는 상황이 발생할 때 시작한다.
제 7 도에 나타낸 단계 701에서, 입/출력 제어기는 오프라인 플래그를 세트시킨다.
단계 702에서, 입/출력 제어기는 예를들어 제 3 도에 나타낸 제어라인 4와 인터페이스 제어부 60을 통해 오프라인 상태로의 변환동작 개시를 다른 입/출력 제어기를 통지한다.
단계 703에서, 입/출력 제어기는 입/출력 지령에 대한 동작이 그때에 수행되는지 여부를 판정한다.
만일 입/출력 지령에 대한 동작이 단계 703에서 입/출력 제어기내에서 수행됨이 판정될 경우, 입/출력 제어기는 단계 704에서 입/출력 지령에 대한 동작이 수행되는 포트를 제외하고 상위 레벨내의 데이타 처리장치와 연결되는 모든 포트들에 대한 무응답 플래그들을 세트한 다음 제 7 도의 동작이 완료된다.
만일 입/출력 지령에 대한 동작이 단계 703에서 입/출력 제어기내에서 수행되지 않음이 판정되면, 입/출력 제어기는 단계 705에서 상위 레벨내의 데이타 처리장치와 연결되는 모든 포트들에 대한 무응답 플래그들을 세트한 다음 제 10 도에 보인 단계 101로 동작이 진행한다.
상술한 단계 704와 705에서, 무응답 플래그는 제 1 도내의 무응답 플래그표내에 존재한다. 무응답 플래그가 어떤 포트에 대해 세트되면 실제적으로 무응답을 나타내는 신호는 그 포트를 통해 상위 레벨내의 데이타 처리장치의 입/출력 채널로 출력되므로, 입/출력 채널은 입/출력 제어기가 무응답 상태에 있음을 인식하고, 또한 입/출력 채널은 신호가 출력되는 동안 입/출력 지령을 입/출력 제어기로 송출시키지 않는다.
제 8 도는 입/출력 제어기가 입/출력 지령을 수신할때 입/출력 제어기의 동작을 나타낸다.
제 8 도에 보인 단계 801에서, 입/출력 제어기는 그것이 입/출력 지령을 수신했는지 여부를 판정한다.
만일 입/출력 지령이 단계 801에서 수신됐음이 판정되면, 동작은 단계 802로 진행되며, 그렇지 않고 만일 입/출력 지령이 단계 801에서 수신되지 않았음이 판정되면, 입/출력 제어기는 단계 801에서 입/출력 지령의 수신을 대기한다.
단계 802에서, 입/출력 제어기는 그내의 RAM 55내의 오프라인 플래그 72가 온인지 여부를 판정한다.
만일 오프라인 플래그 72가 온임이 판정되면 단계 803으로 동작이 진행된다. 그렇지 않고 만일 오프라인 플래그 72가 오프임이 판정되면 단계 804로 동작이 진행한다.
단계 803에서, 입/출력 제어기 무응답 플래그의 온상태에 대응하여 무응답 상태를 나타내는 전술한 신호를 송출하는 동안 입/출력 제어기는 입/출력 지령에 답하지 않고 제 8 도의 동작이 완료된다.
단계 804에서, 입/출력 제어기는 무응답 플래그가 오프일 때 입/출력 지령에 대해 정상 동작을 수행한 다음 제 8 도의 동작이 완료된다.
제 9 도는 제 7 도의 단계 703의 입/출력 지령에 대한 전술한 동작이 완료된 후 입/출력 제어기의 동작을 나타낸다. 입/출력 지령은 일반적으로 일련의 입/출력 지령이 연쇄되는 형을 갖고 있다.
상술한 동작에서, 서로 연쇄된 일련의 입/출력 지령들은 하나의 입/출력 지령으로서 간주된다.
그 포트를 통한 입/출력 지령에 대한 상술한 동작이 완료될때 제 9 도에 나타낸 단계 901에서 입/출력 제어기는 포트에 대한 무응답 플래그를 세트시킨 다음 단계 902로 동작을 진행시킨다.
단계 902에서, 입/출력 제어기는 수신된 모든 입/출력 지령들에 대한 동작이 완료됐는지 여부를 판정한다. 이 판정은 무응답 플래그표 73내의 모든 포트들에 대한 무응답 플래그들을 체킹함으로서 수행된다.
만일 수신된 모든 입/출력 지령들에 대한 동작이 완료됐음이 판정될 경우, 동작은 제 10 도의 단계 101로 진행한다. 그렇지 않고, 만일 수신된 모든 입/출력 지령들에 대한 동작이 완료되지 않았음이 판정될 경우, 제 9 도의 동작은 완료된다.
제 10 도는 입/출력 지령에 대한 모든 동작이 완료된후 입/출력 제어기의 오프라인 동작을 나타낸다.
제 7 도의 단계 705와 제 9 도의 단계 902에서의 동작 완료후, 제 10 도내의 단계 101에서, 입/출력 제어기는 수신된 모든 입/출력 지령에 대한 모든 동작들이 완료됐음을 다른 입/출력 제어기에 통보한 다음 단계 102에서, 다른 입/출력 제어기가 다른 입/출력 제어기로부터 보내오는 크로스콜(제어) 데이타를 수신할 수 있음을 나타내는 통보(신호)를 대기한다.
만일 다른 입/출력 제어기가 다른 입/출력 제어기로부터 보내온 크로스콜 데이타를 수신할 수 없음을 나타내는 상술한 통보가 수신됐음이 판정되면, 단계 102에서, 동작은 단계 103으로 진행한 다음 입/출력 제어기는 입/출력 제어기 76과 버퍼 제어표 77의 제어하에서 I/O 장치의 식별 번호표의 내용을 포함하는 한 세트의 크로스콜 제어 데이타를 다른 입/출력 제어기로 이송시킨다.
단계 104에서, 입/출력 제어기는 오프라인 동작을 수행한다. 즉, 마이크로프로세서 51로부터 전원회로 54로 파워 오프신호를 송출시킴으로서 전원회로 54를 제어하거나 또는 파워 오프가 불필요할 경우, 마이크로프로세서는 오퍼레이터 패널 59를 제어하여 입/출력 제어기가 오프라인 상태에 있음을 표시한다.
제 11∼14 도는 본 발명의 실시예내의 입/출력 제어기내에서 수행되는 동작을 나타내며, 여기서 새로운 입/출력 제어 시스템은 오프라인 상태에 있을 경우 요하는 다른 입/출력 제어기의 제어하에서 주변장치를 억세스하기 위해 재구성될 것이다.
제 11 도에 보인 입/출력 제어기의 동작들은 입/출력 제어기가 다른 입/출력 제어기(제 7∼10 도의 동작을 수행하는 입/출력 제어기)에 의해 제 7 도의 단계 702에서 행한 전술한 통보를 수신할 때 시작한다.
제 11 도의 단계 111에서, 입/출력 제어기가 상술한 통보를 수신할때, 입/출력 제어기는 제 3 도에 보인 RAM 55내의 임시 오프라인 플래그를 세트시킨다.
상술한 통보는 인터럽트로서 제 3 도에 보인 인터페이스 제어부 60과 제어라인 4를 통해 마이크로프로세서에서 수신된다.
단계 112에서, 입/출력 제어기는 입/출력 지령에 대한 동작이 그때 수행되는지 여부를 판정한다.
만일 입/출력 지령에 대한 동작이 단계 112에서 입/출력 제어기내에서 수행되는지가 판정되면 입/출력 제어기는 입/출력 지령에 대한 동작이 수행되는 포트를 제외하고, 상위 레벨내의 데이타 처리장치와 연결하는 모든 포트들에 대한 CUBUSY 플래그들을 세트시킨 다음 제 11 도의 동작이 완료된다.
전술한 바와 같이 제 5 도를 참조하여 CUBUSY 플래그들을 설명할시에, CUBUSY 플래그가 온일 때, CUBUSY 신호는 포트들중 대응하는 것을 통해 출력되므로 상위 레벨내의 데이타 처리장치의 입/출력 채널은 예정된 시간을 기다렸다가 입/출력 지령을 다시 송출한다.
만일 입/출력 지령에 대한 동작이 단계 112에서 입/출력 제어기내에서 수행되지 않음이 판정되면, 입/출력 제어기는 단계 114에서 상위 레벨내의 데이타 처리장치와 연결되는 모든 포트들에 대해 CUBUSY 플래그들을 세트시킨 다음 제 14 도에 보인 단계 141로 동작을 진행한다.
제 12 도는 입/출력 제어기가 입/출력 지령을 수신할 때 임시 오프라인 플래그가 ON인 입/출력 제어기의 동작을 나타낸다.
제 12 도에 나타낸 단계 121에서, 입/출력 제어기는 그것이 입/출력 지령을 수신했는지 여부를 판정한다.
만일 입/출력 지령이 단계 121에서 수신됨이 판정되면, 동작은 단계 122로 진행하고, 그렇지 않고 만일 입/출력 지령이 단계 121에서 수신되지 않음이 판정되면, 입/출력 제어기는 단계 121에서 입/출력 지령의 수신을 기다린다.
단계 122에서, 입/출력 제어기는 그내의 RAM 55내의 임시 오프라인 플래그 71이 온인지 여부를 판정한다.
만일 임시 오프라인 플래그 71이 온임이 판정되면 동작은 단계 123으로 진행하고 만일 그렇지 않으면 단계 124로 진행한다.
단계 123에서, 입/출력 제어기는 임시 오프라인 플래그의 온상태로 인해 입/출력 지령에 대하여 CUBUSY 신호를 다른 입/출력 제어기로 송출한 다음 제 12 도의 동작을 완료한다.
단계 124에서, 입/출력 제어기는 임시 오프라인 플래그가 오프일때 입/출력 지령에 대한 정상동작을 수행한 다음 제 12 도의 동작을 완료한다.
제 13 도는 제 11 도의 단계 112의 입/출력 지령에 대한 전술한 동작이 완료된 후 임시 오프라인 플래그가 온인 입/출력 제어기의 동작을 나타낸다.
전술한 바와 같이, 상술한 동작에서, 서로 연쇄되는 일련의 입/출력 지령들은 하나의 입/출력 지령으로서 간주된다.
포트를 통하는 입/출력 지령에 대한 상술한 동작이 완료될 때, 제 13 도에 보인 단계 131에서 입/출력 제어기는 포트에 대한 CUBUSY 플래그를 세트시킨 다음 단계 132로 동작을 진행시킨다.
단계 132에서, 입/출력 제어기는 수신된 입/출력 지령에 대한 동작이 완료됐는지 여부를 판정한다. 이 판정은 CUBUSY 플래그표 73내의 모든 포트들에 대해 CUBUSY 플래그들을 체킹함으로서 수행된다.
만일 수신된 모든 입/출력 지령에 대한 동작이 완료됐음이 판정되면 제 14 도의 단계 141로 진행하고 만일 그렇지 않으면 제 13 도의 동작을 완료한다.
제 14 도는 입/출력 제어기가 오프라인 상태에 있을 것을 요하는 원래 다른 입/출력 제어기의 제어하에 있는 주변장치와, 그 자신의 입/출력 제어기의 제어하에 있는 주변장치들을 모두 제어할 수 있도록 입/출력 제어기내의 입/출력 제어 시스템을 재구성하기 위한 동작을 나타낸다.
제 11 도의 단계 114와 제 13 도의 132의 동작들은 완료후 제 14 도의 단계 141에서, 입/출력 제어기는 크로스콜 제어 데이타를 수신하기 위한 준비가 완료됐음을 다른 입/출력 제어기에 통보한 다음 단계 142에서, 제 10 도의 단계 103의 동작에 의해 다른 입/출력 제어기로부터 크로스콜 제어 데이타의 이송을 대기한다.
만일 단계 142에서, 상기 크로스콜 데이타가 제 3 도에 보인 데이타 경로 3과 인터페이스 제어부 60을 통해 다른 입/출력 제어기로부터 전송됐음이 판정되면 단계 143의 동작이 진행된 다음 입/출력 제어기가 이송된 크로스콜 제어 데이타의 수신동작을 수행한다. 즉, 이송된 크로스콜 제어 데이타는 RMA 55내의 예정된 작업 영역내에 임시로 기억된다.
단계 144에서, 상기 크로스콜 제어 데이타의 재구성을 포함하는 입/출력 제어 시스템의 재구성은 다음과 같이 수행된다.
첫째로, 원래 다른 입/출력 제어기의 제어하에 있었던 주변장치들의 식별번호들은 그 자신의 입/출력 제어기의 제어하에서 주변장치의 식별번호의 일부로서 기억된다. 예를들어 제 1 도의 입/출력 제어기 10하에서 원래 I/O장치 151,152,153,…의 I.D. 번호는 입/출력 제어기 20의 RAM 55내에 그 자신의 입/출력 제어기 20의 제어하의 주변장치의 I.D. 번호의 일부로서 기억되어 있어 입/출력 제어기 20은 상위 레벨내의 데이타 처리장치과 주변장치151,152,153,…, 251,252,253,…간의 데이타 이송 동작을 제어해 준다.
둘째로, 데이타 버퍼메모리 56은 데이타 영역은 재할당되야 한다. 데이타 영역의 재할당의 한 예가 제 6 도에 도시되어 있다. 여기서 입/출력 제어기 10과 20은 각각 제 4 도에서와 같이 8주변장치들 151,152,153,…,158과 251,252,253,…,258을 제어하는 것으로 한다. 제 6 도에 보인 각 입/출력 제어기에 대한 재할당 영역은 제 4 도에 보인 원래의 할당 영역의 절반이다.
데이타 버퍼메모리 56의 데이타 영역의 상술한 재할당에 대응하여 버퍼 제어표도 또한 재기입되야 한다.
그밖에 버스 52를 제어하기 위한 데이타를 포함하는 입/출력 제어용으로 사용되는 다른 데이타는 입/출력 제어 시스템을 재구성하기 위해 리세트된다.
단계 145에서, RAM 55내의 임시 오프라인 플래그는 입/출력 제어 시스템의 재구성이 완료될때 리세트된다. 그밖에 CUBUSY 플래그는 단계 146에서 리세트되므로 재구성된 입/출력 제어 시스템에 대한 정상 입/출력 제어동작이 시작된다.

Claims (5)

  1. 하위 레벨내의 제1 또는 제2그룹의 주변장치(151,152,153,…, 251,252,253,…)와 상위 레벨내의 데이타 처리장치를 각각 연결하며 또한 주변장치들의 대응 그룹들(151,152,153,…, 251,252,253,…) 각각과 상기 데이타 처리장치간의 데이타 이송 동작을 제어하는 제1 및 제2입/출력 제어기(10,20)를 갖되, 제1및 제2그룹의 주변장치들의 제1 및 제2그룹들 각각은 또한 다른 그룹의 주변장치들(251,252,253,…)에 대응하는 입/출력 제어기(10,20)에도 연결되어 있는 입/출력 제어 시스템을 재구성하기 위한 시스템에서, 제1 및 제2의 다수의 입/출력 제어기(10,20) 각각은 ; 대응하는 주변장치(151,152,153,…, 251,252,253,…)와 상기 데이타 처리장치간의 데이타 이송 동작을 제어하기 위해 각각 사용되는 제1 또는 제2제어 데이타를 보지하기 위한 제1 또는 제2메모리수단(55)과, 그 자신의 입/출력 제어기(10,20)가 오프라인 상태에 있을 것을 요구하는 상황발생을 다른 입/출력 제어기(20,10)에 각각 통보하기 위한 제1 또는 제2오프라인 상황통로수단과, 상기 상황이 발생할때, 그 자신의 입/출력 제어기(10,20)의 무응답 상황을 상기 데이타 처리장치에 각각 지시하기 위한 제1 또는 제2무응답 상황 지시수단과, 그 자신의 입/출력 제어기(10,20)가 다른 입/출력제어기(20,10)로부터 상기 상황발생에 관한 상기 통지를 수신할때, 그 자신의 입/출력 제어기내의 새로운 I/O 지령의 수신을 각각 임시 정지시키기 위한 제1 및 제2임시 정지수단과, 그 자신의 입/출력 제어기(10,20)의 상기 임시 정지의 상태를 다른 입/출력 제어기(20,10)에 각각 통지하기 위한 제1및 제2임시 정지 통보수단과, 그 자신의 입/출력 제어기(10,20)가 다른 입/출력 제어기(20,10)로부터 상기 임시 정지에 관한 통보를 수신할때, 상기 제1 및 제2메모리수단(55)중 대응하는 것에 보지되는 상기 제어 데이타를 상기 제1 및 제2메모리수단(55)의 다른 것으로 각각 이송하기 위한 제1 또는 제2제어 데이타 이송수단과, 상기 제1 또는 제2제어 데이타의 상기 이송 완료후 그 자신의 입/출력 제어기의 오프라인 동작을 각각 수행하기 위한 제1 또는 제2 오프라인수단, 그리고 그 자신의 입/출력 제어기(10,20)가 제1 및 제2주변장치들(151,152,153,…, 251,252,253,…)을 모두 제어할 수 있도록 다른 입/출력 제어기(20,10)로부터 이송된 상기 제어 데이타를 수신하고 또한 그 자신의 메모리수단(55)에 보지된 제어 데이타와 이송된 상기 제어 데이타를 재구성하기 위한 제1 또는 제2 재구성수단을 포함하는 것이 특징인 입/출력 제어 시스템 재구성용 시스템.
  2. 제 1 항에 있어서, 상기 입/출력 제어기(10,20) 각각은 상기 데이타 처리장치와 상기 제1 또는 제2그룹의 주변장치들(151,152,153,…, 251,252,253,…)중 대응하는 것간에 이송되는 상기 데이타를 버퍼링 하기 위한 데이타 버퍼메모리수단(56)을 더 포함하며, 또한 상기 제1 또는 제2 재구성수단 각각은 그것이 상기 데이타 처리장치와 상기 제1 또는 제2그룹의 주변장치들(151,152,153,…, 251,252,253,…)의 대응하는 것 이외의 다른 것간에 이송되는 상기 데이타의 버퍼링 동작을 더 수행할 수 있도록 상기 데이타 버퍼메모리수단(56)의 영역을 더 할당하는 것이 특징인 입/출력 제어 시스템 재구성용 시스템.
  3. 제 1 항에 있어서, 상기 입/출력 제어기(10,20) 각각은 상기 다수의 주변장치들(151,152,153,…, 251,252,253,…)과 상기 데이타 처리장치의 다수의 채널들간의 데이타 이송을 위해 사용되는 다수의 포트들(111,112,113,…, 211,212,213,…)을 갖고 있으며, 또한 상기 제1 및 제2 임시 정지수단 각각은 상기 그 자신의 입/출력 제어기(10,20)의 상기 상황이 발생할때, 그 상황발생직후 I/O 지령에 대한 데이타 이송 동작이 수행되지 않는 상기 다수의 포트중 일부에 대해 그 자신의 입/출력 제어기(10,20)의 무응답 상황을 나타내며 또한 그 자신의 입/출력 제어기(10,20)의 상기 상황이 발생할때 데이타 이송 동작이 완료된후 I/O 지령에 대한 데이타 이송 동작이 수행되는 다수의 포트들중 다른 부분에 대해 그 자신의 입/출력 제어기(10,20)의 무응답 상황을 나타내는 것이 특징인 입/출력 제어 시스템 재구성용 시스템.
  4. 제 1 항에 있어서, 상기 입/출력 제어기(10,20) 각각은 상기 다수의 주변장치(151,152,153,…, 251,252,253,…)와 상기 데이타 처리장치의 다수의 채널간의 데이타 이송을 위해 사용되는 다수의 포트들(111,112,113,…, 211,212,213,…)을 갖고 있으며, 상기 제1 및 제2임시 정지수단 각각은 그 자신의 입/출력 제어기(10,20)가 다른 입/출력 제어기(20,10)으로부터 상기 상황의 발생에 관한 상기 통지를 수신할때, 그 통지가 수신된 직후 I/O 지령에 대한 데이타 이송 동작이 수행되지 않는 상기 다수의 포트들중 일부에서 새로운 I/O 지령의 수신을 임시로 정지하고 또한 그 자신의 입/출력 제어기(10,20)이 다른 입/출력 제어기(20,10)으로부터 상기 상황의 발생에 관한 상기 통지를 수신할때, 데이타 이송 동작이 완료된후 I/O 지령에 대한 데이타 이송 동작이 수행되는 상기 다수의 포트들중 다른 부분에서 새로운 I/O지령의 수신을 임시로 정지시키는 것이 특징인 입/출력 제어 시스템 재구성용 시스템.
  5. 제 1 항에 있어서, 상기 그 자신의 입/출력 제어기(10,20)이 오프라인 상태에 있을 것을 요하는 상기상황은 그 자신의 입/출력 제어기(10,20)내에 오동작을 발생됐을때의 상황, 그 자신의 입/출력 제어기(10,20)이 오프상태에 있도록 명령 받을때의 상황, 그리고 그 자신의 입/출력 제어기(10,20)이 피워 오프되도록 명령 받을때의 상황등을 포함하는 것이 특징인 입/출력 제어 시스템 재구성용 시스템.
KR1019890006170A 1988-05-11 1989-05-09 입/출력 제어 시스템 재구성용 시스템 KR920004061B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP?63-114226 1988-05-11
JP63114226A JPH0769882B2 (ja) 1988-05-11 1988-05-11 クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JP63-114226 1988-05-11

Publications (2)

Publication Number Publication Date
KR900018792A KR900018792A (ko) 1990-12-22
KR920004061B1 true KR920004061B1 (ko) 1992-05-23

Family

ID=14632396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890006170A KR920004061B1 (ko) 1988-05-11 1989-05-09 입/출력 제어 시스템 재구성용 시스템

Country Status (7)

Country Link
US (1) US5088029A (ko)
EP (1) EP0342021B1 (ko)
JP (1) JPH0769882B2 (ko)
KR (1) KR920004061B1 (ko)
AU (1) AU598973B2 (ko)
CA (1) CA1323111C (ko)
DE (1) DE68917015T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
FR2659460B1 (fr) * 1990-03-08 1992-05-22 Bull Sa Sous-systeme peripherique de memoire de masse.
US5696895A (en) * 1995-05-19 1997-12-09 Compaq Computer Corporation Fault tolerant multiple network servers
US7032024B1 (en) * 1999-07-29 2006-04-18 Samsung Electronics Co., Ltd. Connection management method for devices connected digital interface and command structure therefor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623011A (en) * 1969-06-25 1971-11-23 Bell Telephone Labor Inc Time-shared access to computer registers
US3875390A (en) * 1970-07-09 1975-04-01 Secr Defence Brit On-line computer control system
US4007448A (en) * 1974-08-15 1977-02-08 Digital Equipment Corporation Drive for connection to multiple controllers in a digital data secondary storage facility
US4228496A (en) * 1976-09-07 1980-10-14 Tandem Computers Incorporated Multiprocessor system
US4207609A (en) * 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
US4931922A (en) * 1981-10-01 1990-06-05 Stratus Computer, Inc. Method and apparatus for monitoring peripheral device communications
EP0110885B1 (en) * 1982-06-16 1989-09-06 The Boeing Company Autopilot flight director system
US4608688A (en) * 1983-12-27 1986-08-26 At&T Bell Laboratories Processing system tolerant of loss of access to secondary storage
US4697232A (en) * 1984-11-30 1987-09-29 Storage Technology Corporation I/O device reconnection in a multiple-CPU, dynamic path allocation environment
US4736339A (en) * 1985-12-16 1988-04-05 Gte Communication Systems Corporation Circuit for simplex I/O terminal control by duplex processors
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US4989206A (en) * 1988-06-28 1991-01-29 Storage Technology Corporation Disk drive memory
US4965714A (en) * 1988-10-28 1990-10-23 Honeywell Inc. Apparatus for providing configurable safe-state outputs in a failure mode

Also Published As

Publication number Publication date
DE68917015D1 (de) 1994-09-01
EP0342021A3 (en) 1991-08-28
AU598973B2 (en) 1990-07-05
EP0342021B1 (en) 1994-07-27
KR900018792A (ko) 1990-12-22
JPH01283657A (ja) 1989-11-15
EP0342021A2 (en) 1989-11-15
JPH0769882B2 (ja) 1995-07-31
DE68917015T2 (de) 1994-11-10
AU3450089A (en) 1990-01-11
CA1323111C (en) 1993-10-12
US5088029A (en) 1992-02-11

Similar Documents

Publication Publication Date Title
US5907684A (en) Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image
US5574914A (en) Method and apparatus for performing system resource partitioning
US4488231A (en) Communication multiplexer having dual microprocessors
US4493034A (en) Apparatus and method for an operating system supervisor in a data processing system
US5146605A (en) Direct control facility for multiprocessor network
KR920004061B1 (ko) 입/출력 제어 시스템 재구성용 시스템
KR860000982B1 (ko) 2개의 마이크로프로세서를 갖는 통신 멀티플렉서
KR20000016944A (ko) 로컬메모리에서패킷화된동작정보의기억을통한입출력성능을증가시키기위한시스템
EP0316251B1 (en) Direct control facility for multiprocessor network
JPS627245A (ja) ロ−カルエリアネツトワ−クの端末通信方式
JP2000244585A (ja) バスインタフェース回路
JP2526621B2 (ja) ネットワ―ク監視装置
JPS63311557A (ja) オフィスオートメーション装置
JPS638500B2 (ko)
JPS63184149A (ja) マルチコントロ−ラシステム
JPH0314155A (ja) ローカルエリアネットワークの命令制御方式
JPH02185136A (ja) ワークステーションアドレス設定方法
JPS6362779B2 (ko)
JPH0823854B2 (ja) 制御装置
JPH0528079A (ja) 通信システムにおけるメモリ管理装置
JPS63236443A (ja) デ−タ通信システム
JPH0240750A (ja) 周辺制御装置
JPS6326751A (ja) 入出力制御装置
JPS62157909A (ja) ダイレクト数値制御システム
JPH02201559A (ja) 階層化メモリ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050511

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee