JPH0721045A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0721045A JPH0721045A JP5143308A JP14330893A JPH0721045A JP H0721045 A JPH0721045 A JP H0721045A JP 5143308 A JP5143308 A JP 5143308A JP 14330893 A JP14330893 A JP 14330893A JP H0721045 A JPH0721045 A JP H0721045A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- information
- cache memory
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【構成】 ＭＰＵＭi は、キャッシュ・メモリＣi に記
憶されている割り込み処理プログラムをリプレースする
際に、この割り込み処理プログラムを他のＭＰＵＭi の
キャッシュ・メモリＣi に転送すると共に、割込制御装
置１０に記憶されているキャッシュ・メモリの状態情報
を更新する。割込制御装置１０は、この状態情報に基づ
いて、新たな割り込みを転送先のＭＰＵＭi に分配し、
このＭＰＵＭi は割り込み処理プログラムを実行する。 【効果】 割り込み処理プログラムを常に何れかのキャ
ッシュ・メモリＣi に存在させることができる。そし
て、そのＭＰＵＭi に割り込み処理プログラムを実行さ
せることにより、割り込み処理のみを行う専用のＭＰＵ
を必要とせず、従来のシステムに比して割り込み処理を
効率良く行うことができる。
憶されている割り込み処理プログラムをリプレースする
際に、この割り込み処理プログラムを他のＭＰＵＭi の
キャッシュ・メモリＣi に転送すると共に、割込制御装
置１０に記憶されているキャッシュ・メモリの状態情報
を更新する。割込制御装置１０は、この状態情報に基づ
いて、新たな割り込みを転送先のＭＰＵＭi に分配し、
このＭＰＵＭi は割り込み処理プログラムを実行する。 【効果】 割り込み処理プログラムを常に何れかのキャ
ッシュ・メモリＣi に存在させることができる。そし
て、そのＭＰＵＭi に割り込み処理プログラムを実行さ
せることにより、割り込み処理のみを行う専用のＭＰＵ
を必要とせず、従来のシステムに比して割り込み処理を
効率良く行うことができる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理システムに関
し、特に所謂キャッシュ・メモリをそれぞれに具備する
複数の情報処理装置からなる情報処理システムにおい
て、外部からの割り込みに対する割り込み処理を効率良
く行う情報処理システムに関する。
し、特に所謂キャッシュ・メモリをそれぞれに具備する
複数の情報処理装置からなる情報処理システムにおい
て、外部からの割り込みに対する割り込み処理を効率良
く行う情報処理システムに関する。
【０００２】
【従来の技術】例えばキャッシュ・メモリをそれぞれに
具備する複数の情報処理装置、例えばマイクロプロセッ
サ（以下ＭＰＵという）からなる情報処理システムにお
いて、外部からの割り込み、例えばプリンタ、ハードデ
ィスク装置、キーボード、フロッピーディスク装置等の
入出力装置からの割り込み、通信のための割り込み、ア
プリケーションプログラムで発生する割り込み等に対す
る割り込み処理としては、下記（１）〜（３）に示す手
法等が知られている。
具備する複数の情報処理装置、例えばマイクロプロセッ
サ（以下ＭＰＵという）からなる情報処理システムにお
いて、外部からの割り込み、例えばプリンタ、ハードデ
ィスク装置、キーボード、フロッピーディスク装置等の
入出力装置からの割り込み、通信のための割り込み、ア
プリケーションプログラムで発生する割り込み等に対す
る割り込み処理としては、下記（１）〜（３）に示す手
法等が知られている。
【０００３】(1) 特定のＭＰＵに全ての割り込み処理を
行なわせる。 (2) 割り込みが発生した時点で、各ＭＰＵの負荷状態を
調べ、最も負荷が軽いＭＰＵに割り込み処理を行なわせ
る。 (3）各ＭＰＵの負荷情報を蓄積しておき、割り込みが発
生した時点で、最も負荷が軽いＭＰＵに割り込み処理を
行なわせる。
行なわせる。 (2) 割り込みが発生した時点で、各ＭＰＵの負荷状態を
調べ、最も負荷が軽いＭＰＵに割り込み処理を行なわせ
る。 (3）各ＭＰＵの負荷情報を蓄積しておき、割り込みが発
生した時点で、最も負荷が軽いＭＰＵに割り込み処理を
行なわせる。
【０００４】
【発明が解決しようとする課題】ところで、上述の特定
のＭＰＵが割り込み処理を行う手法では、そのＭＰＵが
他の情報処理と兼用であった場合、負荷状態によっては
割り込み処理の開始が遅れるという問題があった。一
方、そのＭＰＵを割り込み専用とすると、コストが上昇
するという問題があった。
のＭＰＵが割り込み処理を行う手法では、そのＭＰＵが
他の情報処理と兼用であった場合、負荷状態によっては
割り込み処理の開始が遅れるという問題があった。一
方、そのＭＰＵを割り込み専用とすると、コストが上昇
するという問題があった。
【０００５】上述の負荷が軽いＭＰＵで割り込み処理を
行う手法では、割り込みが発生した時点でのＭＰＵの負
荷が最も軽くても、キャッシュ・メモリに記憶されてい
るプログラムやデータ等の情報のうちの最も以前に参照
された情報をリプレースする所謂ＬＲＵ（Least Recent
ly Used)方式により、所謂ハンドラやドライバ等の割り
込み処理プログラムがキャッシュ・メモリ上に無いと、
主記憶装置やハードディスク装置等の二次記憶装置から
割り込み処理プログラムをキャッシュ・メモリに転送し
なければならず、割り込み処理の開始が遅れると共に、
システム・バスのトラフィックが増加するという問題が
あった。
行う手法では、割り込みが発生した時点でのＭＰＵの負
荷が最も軽くても、キャッシュ・メモリに記憶されてい
るプログラムやデータ等の情報のうちの最も以前に参照
された情報をリプレースする所謂ＬＲＵ（Least Recent
ly Used)方式により、所謂ハンドラやドライバ等の割り
込み処理プログラムがキャッシュ・メモリ上に無いと、
主記憶装置やハードディスク装置等の二次記憶装置から
割り込み処理プログラムをキャッシュ・メモリに転送し
なければならず、割り込み処理の開始が遅れると共に、
システム・バスのトラフィックが増加するという問題が
あった。
【０００６】本発明は、このような実情に鑑みてなされ
たものであり、割り込み処理のみを行う専用の情報処理
装置を必要とせず、また、従来の装置に比して割り込み
処理効率を高くすることができる情報処理システムの提
供を目的とする。
たものであり、割り込み処理のみを行う専用の情報処理
装置を必要とせず、また、従来の装置に比して割り込み
処理効率を高くすることができる情報処理システムの提
供を目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る情報処理システムは、それぞれ記憶手
段を備えた複数の情報処理装置から成る情報処理システ
ムにおいて、複数の情報処理装置のうちの１つの情報処
理装置の記憶手段に記憶されている割り込み処理プログ
ラムがリプレースされる際に、該割り込み処理プログラ
ムを他の情報処理装置の記憶手段に転送することを特徴
とする。
に、本発明に係る情報処理システムは、それぞれ記憶手
段を備えた複数の情報処理装置から成る情報処理システ
ムにおいて、複数の情報処理装置のうちの１つの情報処
理装置の記憶手段に記憶されている割り込み処理プログ
ラムがリプレースされる際に、該割り込み処理プログラ
ムを他の情報処理装置の記憶手段に転送することを特徴
とする。
【０００８】
【作用】本発明に係る情報処理システムでは、１つの情
報処理装置の記憶手段に記憶されている割り込み処理プ
ログラムがリプレースされる際に、割り込み処理プログ
ラムを他の情報処理装置の記憶手段に転送することによ
り、割り込み処理プログラムが常に何れかの情報処理装
置の記憶手段に存在する。
報処理装置の記憶手段に記憶されている割り込み処理プ
ログラムがリプレースされる際に、割り込み処理プログ
ラムを他の情報処理装置の記憶手段に転送することによ
り、割り込み処理プログラムが常に何れかの情報処理装
置の記憶手段に存在する。
【０００９】
【実施例】以下、本発明を適用した情報処理システムの
一実施例を図面を参照しながら説明する。本発明を適用
した情報処理システムは、例えば図１に示すように、そ
れぞれキャッシュ・メモリＣi （ｉ＝１〜ｎ）を備えた
複数の情報処理装置、例えばマイクロプロセッサ（以下
ＭＰＵという）Ｍi と、割り込み処理プログラム等の情
報を記憶する主記憶装置１と、プリンタ、ハードディス
ク装置等の入出力装置２を制御する入出力制御装置３
と、該入出力制御装置３等からの割り込みを上記複数の
ＭＰＵＭi に分配する割込制御装置１０と、上記各装置
間を接続するシステム・バス５とから構成される。
一実施例を図面を参照しながら説明する。本発明を適用
した情報処理システムは、例えば図１に示すように、そ
れぞれキャッシュ・メモリＣi （ｉ＝１〜ｎ）を備えた
複数の情報処理装置、例えばマイクロプロセッサ（以下
ＭＰＵという）Ｍi と、割り込み処理プログラム等の情
報を記憶する主記憶装置１と、プリンタ、ハードディス
ク装置等の入出力装置２を制御する入出力制御装置３
と、該入出力制御装置３等からの割り込みを上記複数の
ＭＰＵＭi に分配する割込制御装置１０と、上記各装置
間を接続するシステム・バス５とから構成される。
【００１０】そして、キャッシュ・メモリＣi の制御方
式としては、記憶されているプログラムやデータ等の情
報のうちの最も以前に参照された情報をリプレース（置
換）する所謂ＬＲＵ（Least Recently Used)方式が採用
されており、ＭＰＵＭi は、キャッシュ・メモリＣi に
記憶されている割り込み処理プログラムをリプレースす
る際に、この割り込み処理プログラムを他のＭＰＵＭi
のキャッシュ・メモリＣi に転送するするようようにな
っている。
式としては、記憶されているプログラムやデータ等の情
報のうちの最も以前に参照された情報をリプレース（置
換）する所謂ＬＲＵ（Least Recently Used)方式が採用
されており、ＭＰＵＭi は、キャッシュ・メモリＣi に
記憶されている割り込み処理プログラムをリプレースす
る際に、この割り込み処理プログラムを他のＭＰＵＭi
のキャッシュ・メモリＣi に転送するするようようにな
っている。
【００１１】また、割込制御装置１０は、外部からの割
り込みを複数のＭＰＵＭi の１つに分配する際に、割り
込み処理プログラムがどのＭＰＵＭi に存在するかを示
すキャッシュ・メモリの状態情報に基づいて、新たな割
り込みをシステム・バス５を介して分配するようになっ
ている。そして、割り込みが分配されたＭＰＵＭi は、
具備するキャッシュ・メモリＣi に記憶されている割り
込み処理プログラム、例えばハードディスク装置の所謂
ハンドラ等を実行するようになっている。
り込みを複数のＭＰＵＭi の１つに分配する際に、割り
込み処理プログラムがどのＭＰＵＭi に存在するかを示
すキャッシュ・メモリの状態情報に基づいて、新たな割
り込みをシステム・バス５を介して分配するようになっ
ている。そして、割り込みが分配されたＭＰＵＭi は、
具備するキャッシュ・メモリＣi に記憶されている割り
込み処理プログラム、例えばハードディスク装置の所謂
ハンドラ等を実行するようになっている。
【００１２】具体的には、入出力装置２は、例えばプリ
ンタ、ハードディスク装置、キーボード、フロッピーデ
ィスク装置等からなり、入出力制御装置３は、入出力装
置２からの割り込み、通信のための割り込み、アプリケ
ーションプログラムの割り込み等の外部からの割り込み
が発生すると、割込信号を割込制御装置１０に供給す
る。
ンタ、ハードディスク装置、キーボード、フロッピーデ
ィスク装置等からなり、入出力制御装置３は、入出力装
置２からの割り込み、通信のための割り込み、アプリケ
ーションプログラムの割り込み等の外部からの割り込み
が発生すると、割込信号を割込制御装置１０に供給す
る。
【００１３】割込制御装置１０は、例えば図２に示すよ
うに、上記各ＭＰＵＭi から供給されるキャッシュ・メ
モリの状態情報を記憶する状態情報格納器２０と、該状
態情報格納器２０に記憶されているキャッシュ・メモリ
の状態情報に基づいて、割り込みを上記複数のＭＰＵＭ
i に分配する割込分配器３０とから構成される。
うに、上記各ＭＰＵＭi から供給されるキャッシュ・メ
モリの状態情報を記憶する状態情報格納器２０と、該状
態情報格納器２０に記憶されているキャッシュ・メモリ
の状態情報に基づいて、割り込みを上記複数のＭＰＵＭ
i に分配する割込分配器３０とから構成される。
【００１４】そして、状態情報格納器２０には、割り込
みの種類別に、割り込み処理プログラムが現在どのＭＰ
ＵＭi のキャッシュ・メモリＣi に記憶されているかを
示すキャッシュ・メモリの状態情報が記憶されており、
割込分配器３０は、新たな割り込みが発生して、入出力
制御装置３から割込信号が供給されると、状態情報格納
器２０に記憶されているキャッシュ・メモリの状態情報
に基づいて、この割り込みに対する割り込み処理プログ
ラムがキャッシュ・メモリＣi に存在するＭＰＵＭi に
割り込みを分配するようになっている。
みの種類別に、割り込み処理プログラムが現在どのＭＰ
ＵＭi のキャッシュ・メモリＣi に記憶されているかを
示すキャッシュ・メモリの状態情報が記憶されており、
割込分配器３０は、新たな割り込みが発生して、入出力
制御装置３から割込信号が供給されると、状態情報格納
器２０に記憶されているキャッシュ・メモリの状態情報
に基づいて、この割り込みに対する割り込み処理プログ
ラムがキャッシュ・メモリＣi に存在するＭＰＵＭi に
割り込みを分配するようになっている。
【００１５】具体的には、状態情報格納器２０は、例え
ば図３に示すように、キャッシュ・メモリの状態情報を
記憶するキャッシュ状態レジスタ２１と、割り込みが分
配されないようにするためのマスク情報を記憶するマス
ク情報レジスタ２２と、上記キャッシュ状態レジスタ２
１からのキャッシュ・メモリの状態情報とマスク情報レ
ジスタ２２からのマスク情報の倫理積を演算する論理積
器２３とから構成される。
ば図３に示すように、キャッシュ・メモリの状態情報を
記憶するキャッシュ状態レジスタ２１と、割り込みが分
配されないようにするためのマスク情報を記憶するマス
ク情報レジスタ２２と、上記キャッシュ状態レジスタ２
１からのキャッシュ・メモリの状態情報とマスク情報レ
ジスタ２２からのマスク情報の倫理積を演算する論理積
器２３とから構成される。
【００１６】そして、ＭＰＵＭi の個数ｎを例えば６４
とし、割り込みの種類を例えば１６とすると、キャッシ
ュ状態レジスタ２１は、例えば図４に示すように、ＭＰ
ＵＭ i の個数ｎに対応した例えば６４ビット及び所謂デ
ィフォルト時のＭＰＵＭi の番号ｉを示す８ビットから
なり、割り込みの種類毎に設けられたレジスタＲ＃１〜
＃１６から構成される。また、マスク情報レジスタ２２
は、例えば図５に示すように、例えば６４ビットからな
り、割り込みの種類毎に設けられたレジスタＭＲ＃１〜
＃１６から構成される。
とし、割り込みの種類を例えば１６とすると、キャッシ
ュ状態レジスタ２１は、例えば図４に示すように、ＭＰ
ＵＭ i の個数ｎに対応した例えば６４ビット及び所謂デ
ィフォルト時のＭＰＵＭi の番号ｉを示す８ビットから
なり、割り込みの種類毎に設けられたレジスタＲ＃１〜
＃１６から構成される。また、マスク情報レジスタ２２
は、例えば図５に示すように、例えば６４ビットからな
り、割り込みの種類毎に設けられたレジスタＭＲ＃１〜
＃１６から構成される。
【００１７】レジスタＲ＃１〜＃１６の上位６４ビット
の各ビット及びレジスタＭＲ＃１〜＃１６の各ビットは
それぞれ１つのＭＰＵＭi に対応し、ＭＰＵＭi からア
クセス（例えば書き込み）可能となっている。そして、
割り込み処理プログラムがキャッシュ・メモリＣi に記
憶されているＭＰＵＭi に対しては、レジスタＲ＃１〜
＃１６の対応するビットが例えば１にセットされる。ま
た、例えば負荷が重い等の理由で割り込みを分配したく
ないＭＰＵＭi に対しては、レジスタＭＲ＃１〜＃１６
の対応するビットが例えば０にリセットされる。
の各ビット及びレジスタＭＲ＃１〜＃１６の各ビットは
それぞれ１つのＭＰＵＭi に対応し、ＭＰＵＭi からア
クセス（例えば書き込み）可能となっている。そして、
割り込み処理プログラムがキャッシュ・メモリＣi に記
憶されているＭＰＵＭi に対しては、レジスタＲ＃１〜
＃１６の対応するビットが例えば１にセットされる。ま
た、例えば負荷が重い等の理由で割り込みを分配したく
ないＭＰＵＭi に対しては、レジスタＭＲ＃１〜＃１６
の対応するビットが例えば０にリセットされる。
【００１８】すなわち、ＭＰＵＭi は、ＬＲＵ方式によ
り、そのキャッシュ・メモリＣi に記憶されている割り
込み処理プログラムがリプレースの対象になると、その
割り込みの種類に対応した、例えばハードディスク装置
のハンドラに対応したレジスタＲ＃１のそのＭＰＵＭi
に対応するビットを０にセットする。また、このとき、
ＭＰＵＭi は、他のビットを参照（読み出）し、他のビ
ットが全て０とき、すなわち他の全てのＭＰＵＭi のキ
ャッシュ・メモリＣi にハードディスク装置のハンドラ
が存在しないときは、レジスタＲ＃１の下位８ビットで
指定されるディフォルトのＭＰＵＭi のキャッシュ・メ
モリＣi にハンドラをシステム・バス５を介して転送す
ると共に、転送先のＭＰＵＭi に対応したビットを１に
セットする。そして、ＭＰＵＭi は、例えば主記憶装置
１からプログラムやデータ等の情報を読み出して、ハン
ドラが記憶されていた領域（ブロック）に記憶する。こ
の結果、一旦実行された割り込み処理プログラムを、何
れかのＭＰＵＭi のキャッシュ・メモリＣi に常駐させ
ることができると共に、この割り込み処理プログラムが
存在するＭＰＵＭi を、レジスタＲ＃１〜＃１６に記憶
されているキャッシュ・メモリの状態情報に基づいて特
定することができる。また、一度実行した割り込み処理
プログラムは主記憶装置１から読み出す必要がなく、主
記憶装置１とキャッシュ・メモリＣi 間の通信トラフィ
ックスを減らすことができる。具体的には、例えば図６
に示すように、ＭＰＵＭ1 は、そのキャッシュ・メモリ
Ｃ1 に記憶されている割り込み処理プログラムをＬＲＵ
方式によりリプレースの対象とする際に、レジスタＲ＃
１〜＃１６のうちのその割り込み処理に対応したレジス
タの例えば第１ビット（上位６４ビットの最下位ビット
（以下ＬＳＢという））を０にリセットし、第３ビット
を１にセットすると共に、割り込み処理プログラムをＭ
ＰＵＭ3 のキャッシュ・メモリＣ3 に転送する。
り、そのキャッシュ・メモリＣi に記憶されている割り
込み処理プログラムがリプレースの対象になると、その
割り込みの種類に対応した、例えばハードディスク装置
のハンドラに対応したレジスタＲ＃１のそのＭＰＵＭi
に対応するビットを０にセットする。また、このとき、
ＭＰＵＭi は、他のビットを参照（読み出）し、他のビ
ットが全て０とき、すなわち他の全てのＭＰＵＭi のキ
ャッシュ・メモリＣi にハードディスク装置のハンドラ
が存在しないときは、レジスタＲ＃１の下位８ビットで
指定されるディフォルトのＭＰＵＭi のキャッシュ・メ
モリＣi にハンドラをシステム・バス５を介して転送す
ると共に、転送先のＭＰＵＭi に対応したビットを１に
セットする。そして、ＭＰＵＭi は、例えば主記憶装置
１からプログラムやデータ等の情報を読み出して、ハン
ドラが記憶されていた領域（ブロック）に記憶する。こ
の結果、一旦実行された割り込み処理プログラムを、何
れかのＭＰＵＭi のキャッシュ・メモリＣi に常駐させ
ることができると共に、この割り込み処理プログラムが
存在するＭＰＵＭi を、レジスタＲ＃１〜＃１６に記憶
されているキャッシュ・メモリの状態情報に基づいて特
定することができる。また、一度実行した割り込み処理
プログラムは主記憶装置１から読み出す必要がなく、主
記憶装置１とキャッシュ・メモリＣi 間の通信トラフィ
ックスを減らすことができる。具体的には、例えば図６
に示すように、ＭＰＵＭ1 は、そのキャッシュ・メモリ
Ｃ1 に記憶されている割り込み処理プログラムをＬＲＵ
方式によりリプレースの対象とする際に、レジスタＲ＃
１〜＃１６のうちのその割り込み処理に対応したレジス
タの例えば第１ビット（上位６４ビットの最下位ビット
（以下ＬＳＢという））を０にリセットし、第３ビット
を１にセットすると共に、割り込み処理プログラムをＭ
ＰＵＭ3 のキャッシュ・メモリＣ3 に転送する。
【００１９】このようにキャッシュ状態レジスタ２１
は、キャッシュ・メモリＣi のリプレースが発生する毎
に更新され、このキャッシュ状態レジスタ２１に記憶さ
れているキャッシュ・メモリの状態情報は論理積器２３
に供給される。
は、キャッシュ・メモリＣi のリプレースが発生する毎
に更新され、このキャッシュ状態レジスタ２１に記憶さ
れているキャッシュ・メモリの状態情報は論理積器２３
に供給される。
【００２０】論理積器２３は、このキャッシュ・メモリ
の状態情報とマスク情報レジスタ２２から供給されるマ
スク情報の論理積を演算し、例えば負荷が重い等の理由
でマスク（除外）された、すなわち割り込みを分配しな
いＭＰＵＭ1 に対応するビットが０とされた６４ビット
からなるキャッシュ・メモリの状態情報を割込分配器３
０に供給する。
の状態情報とマスク情報レジスタ２２から供給されるマ
スク情報の論理積を演算し、例えば負荷が重い等の理由
でマスク（除外）された、すなわち割り込みを分配しな
いＭＰＵＭ1 に対応するビットが０とされた６４ビット
からなるキャッシュ・メモリの状態情報を割込分配器３
０に供給する。
【００２１】割込分配器３０は、論理積器２３から供給
されるマスクされたキャッシュ・メモリ状態情報に基づ
いて、１がセットされているビットに対応したＭＰＵＭ
i 、すなわちキャッシュ・メモリＣi に割り込み処理プ
ログラムが存在するＭＰＵＭ i に割り込みを分配する。
そして、割り込みが分配されたＭＰＵＭi は、その割り
込み処理プログラムを実行する。換言すると、割り込み
処理プログラムがキャッシュ・メモリＣi に記憶されて
いるＭＰＵＭi に割り込みを分配することができ、割り
込み処理プログラムを直ちに実行することができる。と
ころで、マスク情報レジスタ２２は、情報処理システム
が動作中に各ＭＰＵＭ1 からアクセスが可能となってお
り、例えば負荷が重いＭＰＵＭ1 から対応するビットを
０にリセットすることにより、そのＭＰＵＭ1 に割り込
み処理を実行させないようにすることができ、負荷分散
を動的に行うことができる。なお、分配の対象となるＭ
ＰＵＭi が複数存在するときは、例えばＭＳＢ又はＬＳ
Ｂに最も近い１がセットされているビットに対応したＭ
ＰＵＭi 、前に割り込み処理をしたＭＰＵＭ1 のうちの
時間的に最新のＭＰＵＭi 、負荷が軽いＭＰＵＭi 等の
種々の条件を負荷してＭＰＵＭi 選択して、割り込みを
分配する。
されるマスクされたキャッシュ・メモリ状態情報に基づ
いて、１がセットされているビットに対応したＭＰＵＭ
i 、すなわちキャッシュ・メモリＣi に割り込み処理プ
ログラムが存在するＭＰＵＭ i に割り込みを分配する。
そして、割り込みが分配されたＭＰＵＭi は、その割り
込み処理プログラムを実行する。換言すると、割り込み
処理プログラムがキャッシュ・メモリＣi に記憶されて
いるＭＰＵＭi に割り込みを分配することができ、割り
込み処理プログラムを直ちに実行することができる。と
ころで、マスク情報レジスタ２２は、情報処理システム
が動作中に各ＭＰＵＭ1 からアクセスが可能となってお
り、例えば負荷が重いＭＰＵＭ1 から対応するビットを
０にリセットすることにより、そのＭＰＵＭ1 に割り込
み処理を実行させないようにすることができ、負荷分散
を動的に行うことができる。なお、分配の対象となるＭ
ＰＵＭi が複数存在するときは、例えばＭＳＢ又はＬＳ
Ｂに最も近い１がセットされているビットに対応したＭ
ＰＵＭi 、前に割り込み処理をしたＭＰＵＭ1 のうちの
時間的に最新のＭＰＵＭi 、負荷が軽いＭＰＵＭi 等の
種々の条件を負荷してＭＰＵＭi 選択して、割り込みを
分配する。
【００２２】かくして、１つのＭＰＵＭ1 のキャッシュ
・メモリＣi に記憶されている割り込み処理プログラム
をリプレースする際に、この割り込み処理プログラムを
他のＭＰＵＭ1 のキャッシュ・メモリＣi に転送するこ
とにより、割り込み処理プログラムを常に何れかのＭＰ
ＵＭ1 のキャッシュ・メモリＣi に存在するようにする
ことができる。そして、割り込み処理プログラムが存在
するＭＰＵＭ1 にその割り込みを分配することにより、
割り込み処理のみを行う専用のＭＰＵを必要とせず、割
り込み処理プログラムを直ちに実行することができ、従
来の装置に比して割り込み処理を効率良く行うことがで
きる。また、キャッシュ・メモリＣi と主記憶装置１間
の通信トラフィックスを低減することができる。
・メモリＣi に記憶されている割り込み処理プログラム
をリプレースする際に、この割り込み処理プログラムを
他のＭＰＵＭ1 のキャッシュ・メモリＣi に転送するこ
とにより、割り込み処理プログラムを常に何れかのＭＰ
ＵＭ1 のキャッシュ・メモリＣi に存在するようにする
ことができる。そして、割り込み処理プログラムが存在
するＭＰＵＭ1 にその割り込みを分配することにより、
割り込み処理のみを行う専用のＭＰＵを必要とせず、割
り込み処理プログラムを直ちに実行することができ、従
来の装置に比して割り込み処理を効率良く行うことがで
きる。また、キャッシュ・メモリＣi と主記憶装置１間
の通信トラフィックスを低減することができる。
【００２３】なお、本発明は、上述の実施例に限定され
るものではなく、例えば分配先のＭＰＵＭ1 を決定する
のに、キャッシュ・メモリの状態情報及びマスク情報を
用いているが、マスク情報の代わりに、過去に発生した
割り込みの時間情報、ＭＰＵＭ1 の負荷情報、割り込み
の種類毎の優先レベル等を用いてもよい。また、例えば
割り込みの分配をシステム・バス５を介して行う代わり
に、専用線を用いて行うようにしてもよい。
るものではなく、例えば分配先のＭＰＵＭ1 を決定する
のに、キャッシュ・メモリの状態情報及びマスク情報を
用いているが、マスク情報の代わりに、過去に発生した
割り込みの時間情報、ＭＰＵＭ1 の負荷情報、割り込み
の種類毎の優先レベル等を用いてもよい。また、例えば
割り込みの分配をシステム・バス５を介して行う代わり
に、専用線を用いて行うようにしてもよい。
【００２４】
【発明の効果】以上の説明で明かなように、本発明に係
る情報処理システムでは、１つの情報処理装置の記憶手
段に記憶されている割り込み処理プログラムがリプレー
スされる際に、この割り込み処理プログラムを他の情報
処理装置の記憶手段に転送することにより、割り込み処
理プログラムを常に何れかの情報処理装置の記憶手段に
存在するようにすることができる。そして、割り込み処
理プログラムが存在する情報処理装置にその割り込みを
分配することにより、割り込み処理のみを行う専用の情
報処理装置を必要とせず、割り込み処理プログラムを直
ちに実行することができ、従来の装置に比して割り込み
処理を効率良く行うことができる。また、記憶手段と主
記憶装置間の通信トラフィックスを低減することができ
る。
る情報処理システムでは、１つの情報処理装置の記憶手
段に記憶されている割り込み処理プログラムがリプレー
スされる際に、この割り込み処理プログラムを他の情報
処理装置の記憶手段に転送することにより、割り込み処
理プログラムを常に何れかの情報処理装置の記憶手段に
存在するようにすることができる。そして、割り込み処
理プログラムが存在する情報処理装置にその割り込みを
分配することにより、割り込み処理のみを行う専用の情
報処理装置を必要とせず、割り込み処理プログラムを直
ちに実行することができ、従来の装置に比して割り込み
処理を効率良く行うことができる。また、記憶手段と主
記憶装置間の通信トラフィックスを低減することができ
る。
【図１】本発明を適用した情報処理システムの具体的は
構成を示すブロック図である。
構成を示すブロック図である。
【図２】上記情報処理システムを構成する割込制御装置
の具体的な構成を示すブロック図である。
の具体的な構成を示すブロック図である。
【図３】上記割込制御装置を構成する状態情報格納器の
具体的な構成を示すブロック図である。
具体的な構成を示すブロック図である。
【図４】上記状態情報格納器を構成するキャッシュ状態
レジスタの具体的な構成例を示す図である。
レジスタの具体的な構成例を示す図である。
【図５】上記状態情報格納器を構成するマスク状態レジ
スタの具体的な構成例を示す図である。
スタの具体的な構成例を示す図である。
【図６】キャッシュ・メモリ間の割り込み処理プログラ
ムの転送例を示すブロック図である。
ムの転送例を示すブロック図である。
Ｍ1 〜Ｍn ・・・ＭＰＵ Ｃ1 〜Ｃn ・・・キャッシュ・メモリ １０・・・割込制御装置 ２０・・・状態情報格納器 ２１・・・キャッシュ状態レジスタ ２２・・・マスク情報 ２３・・・論理積器 ３０・・・割込分配器
Claims (1)
- 【請求項１】 それぞれ記憶手段を備えた複数の情報処
理装置から成る情報処理システムにおいて、 上記複数の情報処理装置のうちの１つの情報処理装置の
記憶手段に記憶されている割り込み処理プログラムがリ
プレースされる際に、該割り込み処理プログラムを他の
情報処理装置の記憶手段に転送することを特徴とする情
報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143308A JPH0721045A (ja) | 1993-06-15 | 1993-06-15 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143308A JPH0721045A (ja) | 1993-06-15 | 1993-06-15 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721045A true JPH0721045A (ja) | 1995-01-24 |
Family
ID=15335749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5143308A Withdrawn JPH0721045A (ja) | 1993-06-15 | 1993-06-15 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721045A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008068797A1 (ja) * | 2006-11-30 | 2010-03-11 | 富士通株式会社 | キャッシュシステム |
| WO2012114463A1 (ja) * | 2011-02-23 | 2012-08-30 | 株式会社日立製作所 | 計算機、ファームウェア実行方法 |
| JP2013501296A (ja) * | 2009-09-11 | 2013-01-10 | エンパイア テクノロジー ディベロップメント エルエルシー | スレッド移送におけるキャッシュのプレフィル |
| JP2013507719A (ja) * | 2009-10-13 | 2013-03-04 | エンパイア テクノロジー ディベロップメント エルエルシー | マルチコアプロセッサのための割込みマスク |
| US9569270B2 (en) | 2009-04-21 | 2017-02-14 | Empire Technology Development Llc | Mapping thread phases onto heterogeneous cores based on execution characteristics and cache line eviction counts |
-
1993
- 1993-06-15 JP JP5143308A patent/JPH0721045A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008068797A1 (ja) * | 2006-11-30 | 2010-03-11 | 富士通株式会社 | キャッシュシステム |
| JP4448550B2 (ja) * | 2006-11-30 | 2010-04-14 | 富士通株式会社 | キャッシュシステム |
| US9569270B2 (en) | 2009-04-21 | 2017-02-14 | Empire Technology Development Llc | Mapping thread phases onto heterogeneous cores based on execution characteristics and cache line eviction counts |
| JP2013501296A (ja) * | 2009-09-11 | 2013-01-10 | エンパイア テクノロジー ディベロップメント エルエルシー | スレッド移送におけるキャッシュのプレフィル |
| JP2013507719A (ja) * | 2009-10-13 | 2013-03-04 | エンパイア テクノロジー ディベロップメント エルエルシー | マルチコアプロセッサのための割込みマスク |
| WO2012114463A1 (ja) * | 2011-02-23 | 2012-08-30 | 株式会社日立製作所 | 計算機、ファームウェア実行方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717942A (en) | Reset for independent partitions within a computer system | |
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| US7533195B2 (en) | DMA controller for digital signal processors | |
| KR100766732B1 (ko) | 고속의 낮은 오버헤드의 콘텍스트 전환을 실행하는 디바이스 및 방법 | |
| US5905898A (en) | Apparatus and method for storing interrupt source information in an interrupt controller based upon interrupt priority | |
| JPS62229358A (ja) | プロセッサ選択方法 | |
| JP2016518672A (ja) | 割り込み処理の方法及び装置 | |
| US6665746B1 (en) | System and method for prioritized context switching for streaming data memory transfers | |
| US6000011A (en) | Multi-entry fully associative transition cache | |
| US5850555A (en) | System and method for validating interrupts before presentation to a CPU | |
| US6035424A (en) | Method and apparatus for tracking processing of a command | |
| JPH04211855A (ja) | データ処理システムにおける通信バス制御装置およびバス制御方法 | |
| EP0912943A1 (en) | Multiprocessing interrupt controller on i/o bus | |
| US5923887A (en) | Interrupt request that defines resource usage | |
| US5850558A (en) | System and method for referencing interrupt request information in a programmable interrupt controller | |
| JPH0721045A (ja) | 情報処理システム | |
| US5894578A (en) | System and method for using random access memory in a programmable interrupt controller | |
| US20020156981A1 (en) | Cacheable above one megabyte system management random access memory | |
| US7293121B2 (en) | DMA controller utilizing flexible DMA descriptors | |
| US7240129B2 (en) | DMA controller having programmable channel priority | |
| US6832310B1 (en) | Manipulating work queue elements via a hardware adapter and software driver | |
| US4905190A (en) | Multiprogram control information processing system with process roll-in from main memory | |
| JP2004171172A (ja) | プロセッサ負荷制御機能をもつ記憶制御装置 | |
| JPH06348513A (ja) | 割込制御装置 | |
| US11630673B2 (en) | System and method for physically separating, across different processing units, software for handling exception causing events from executing program code |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |