CN1270252C - 具dma控制器的数字信号处理器多个部件间的信号组交换 - Google Patents

Abstract

随着数字信号处理器(30)具有更多灵活性，直接存储器存取(DMA)控制器(32)承担了更多计算能力以允许核心处理单元在不对信号传送请求应答的情况下执行其专用处理。该DMA控制器(32)不仅控制存储单元(16)和核心处理单元(12)间信号组交换，而且负责串行端口(37)和接口单元(34)(即实施信号组从某一数字信号处理器的存储单元直接传送至第二信号处理器的单元)所始发的信号组在数字信号处理器内传送。DMA控制器(32)所具有的可编程通道(326)允许信号组源部件与信号组宿部件连接。DMA单元(32)的地址单元(3251)必须能适应多种寻址方式。仲裁单元(323)防止各部件间的冲突。就主机端口接口单元(34)而言，靠直接传送来执行与存储单元的信号交换，DMA控制器防止冲突的信号组传送。

Description

具DMA控制器的数字信号处理器 多个部件间的信号组交换

技术领域

本申请要求享有1999年9月28日提交的美国临时申请60/156,626的权益。

相关申请包括：同日提交、转让给本申请受让人的美国专利申请(代理案卷号TI-29706)：由Patrick J.Smith，Jason A.Jones及Kevin A.McGonagle所发明的“数字信号处理单元中各数字信号处理器间信号组传送的装置和方法(APPARATUSAND METHOD FOR THE TRANSFER OF SIGNAL GROUPS BETWEEN DIGITAL SIGNALPROCESSORS IN A DIGITAL SIGNAL PROCESSING UNIT)”；同日提交、转让给本申请受让人的美国专利申请(代理案卷号TI-29707)：由Patrick J.Smith，Jason A.Jones及Kevin A.McGonagle所发明的“数字信号处理单元中启动闲置模式的数字信号处理器进行信号组跨处理器传送的装置和方法(APPARATUS AND METHOD FORACTIVATION OF A DIGITAL SIGNAL PROCESSOR IN AN IDLE MODE FORINTERPROCESSOR TRANSFER OF SIGNAL GROUPS IN A DIGITAL SIGNAL PROCESSINGUNIT)”；同日提交、转让给本发明受让人的美国专利申请(代理案卷号TI-29710)：由Patrick J.Smith，Jason A.Jones所发明的“数字信号处理单元中主机端口接口单元的装置和方法(APPARATUS AND METHOD FOR A HOST PORTINTERFACE UNIT IN A DIGITAL SIGNAL PROCESSING UNIT)”；同日提交、转让给本申请受让人的美国专利申请(代理案卷号TI-29715)：由Patrick J.Smith及TaiH.Nguyen所发明的“数字信号处理器中直接存储器存取控制器分类模式的装置和方法(APPARATUS AND METHOD FOR A SORTING MODE IN A DIRECT MEMORY ACCESSCONTROLLER OF A DIGITAL SIGNAL PROCESSOR)”；以及同日提交、转让给本申请受让人的美国专利申请(代理案卷号TI-29717)：由Patrick J.Smith所发明的“直接存储器存取控制器的地址修改装置和方法(APPARATUS AND METHOD FORADDRESS MODIFICATION IN A DIRECT MEMORY ACCESS CONTROLLER)”。

本发明总体涉及数据处理装置，具体来说，涉及通常称为数字信号处理单元的专用高性能处理器单元。本发明涉及数字信号处理器各个部件之间的信号组传送。

背景技术

已经将数字信号处理单元作为专用数据处理单元开发。对这些单元优化以便高效率执行尽管复杂但属于例行的操作。对许多应用来说，需要按尽可能接近实时的方式完成计算。为了实现数字信号所需的计算速度，对数字信号处理单元优化以便高效率执行特定处理操作。另外，消除将会由通用处理单元执行的或在核心处理单元以外执行的许多功能。

参照图1，示出的是现有技术的数字信号处理单元1。第一数字信号处理器10包括一核心处理单元12(常常称为处理核心)、直接存储器存取单元14、存储单元或诸多存储单元16，以及串行端口或诸多串行端口18。存储单元16存储的是核心处理单元12所要处理的信号组或对核心处理单元12所要处理的信号进行处理辅助的信号组。核心处理单元12对存储单元16中的信号组进行大量处理。直接存储器存取单元14与核心处理单元12和存储单元16连接，对两者间的信号组交换进行仲裁。串行端口18与数字信号处理单元1的外部部件交换信号组。核心处理单元12与串行端口18和存储单元16连接，对这些部件间的信号组交换进行控制。

数字信号处理器通常设计实施为具有有限的处理功能，但该功能必须重复执行且很迅速执行。快速傅里叶变换(FFT)处理和维特比算法解码是数字信号处理器业已在运用中很有利的两个例子。为了确保数字信号处理器高效率工作，通常就有限处理功能的性能对核心处理进行优化。部分优化处理包含尽可能使任何并非面向优化功能的处理卸载。涉及核心处理单元和存储单元的信号组交换已分配给直接存储器存取单元。

数字信号处理器承担了更大的处理职责。不仅对速度的需求不减，而且同时产生了对更广泛种类的外部装置进行信号组交换的要求。举例来说，具有多个数字信号处理器的数字信号处理单元中，往往需要在同为相同数字信号处理单元其中一部分的各个数字信号处理器之间通信。虽然这种通信可通过串行端口来执行，但这种工作方式被证明是麻烦和较慢的。同样，需要与数字信号处理器交换信号组的主机微控制器可以以运作效率为代价按相类似方式用串行端口与一数字信号处理器通信。另外，在存储单元(例如循环缓冲方式)和串行端口(例如分类方式)两者当中实施的寻址方式业已变得愈来愈复杂。所有这种不断增加的计算复杂度存在破坏微控制器性能的潜在威胁。

所以感到需要这样一种装置及其相关方法，其特征在于，在无需核心处理单元的主动参与，但在核心处理单元的控制下完成数字信号处理器中各部件间的信号组传送。另一特征在于，该装置和方法将对该数字信号处理器中信号组传送的控制置于直接存储器存取控制器中。又一特征在于，该装置及其相关方法在信号组传送中所涉及的源部件和宿部件之间连接方面具有灵活性。再一特征在于，该装置及其相关方法要使数字信号处理单元内的信号组传送优先并防止其中的冲突。进一步特征在于，该装置及其相关方法要允许与数字信号处理器外部部件的信号组传送。另一特征还在于，该装置及其相关方法要在可供直接存储器存取控制器利用的寻址方式中提供灵活性。

发明内容

按照本发明，靠具有可编程通道、灵活的寻址单元以及避免所请求的各信号传送器之间冲突的装置的直接存储器存取控制器来实现上述以及其他特征。该直接存储器存取控制器承担串行端口和存储单元之间数据组交换的职责，由此减轻核心处理单元这种工作职责。另外，通过对数字信号处理器增加主机端口接口单元，可与外部部件尤其是与微控制器交换并行格式的信号组。处理器-对-处理器的接口单元用作同为相同数字信号处理单元其中一部分的数字信号处理器间的信号组交换。直接存储器存取控制器所包括的关联寄存器可供核心处理单元利用对数字信号处理器内的信号组传送进行全面控制。直接存储器存取控制器所包括的多个可编程通道可使源部件与宿部件连接。直接存储器存取控制器包括一仲裁单元，从而可使对通道的存取请求优先并避免冲突。

根据本发明的第一方面，提供了一种数字信号处理单元，其特征在于，该数字信号处理单元包括一数字信号处理器，该数字信号处理单元包括：核心处理单元，该核心处理单元对加到其上的信号组进行处理；存储信号组的存储单元；与数字信号处理单元的外部部件交换信号组的串行端口；主机端口处理单元，所述主机端口处理单元从主处理单元接收信号组，并将信号传送至主处理单元；处理器-对-处理器接口单元，所述处理器-对-处理器接口单元在所述数字信号处理器和第二数字信号处理器之间交换信号组；以及直接存储器存取控制器，该直接存储器存取控制器对存储单元和核心处理单元之间的信号组交换进行控制，该直接存储器存取控制器对串行端口、处理器-对-处理器接口单元和存储单元之间的信号组交换进行控制，该直接存储器存取控制器在存储单元和主机端口接口单元间交换信号组期间防止与其他信号传送的冲突，其中所述数字信号处理器和所述第二数字信号处理器的所述直接存储器存取控制器控制信号组的传送。

根据本发明的第二方面，提供了一种数字信号处理单元中传送信号组的方法，其特征在于，该方法包括：数字信号处理单元的数字信号处理器具有直接存储器存取控制器，直接存储器存取控制器具有多个通道，每一通道能够响应控制信号使包含核心处理单元、存储单元、处理器-对-处理器接口单元以及串行端口在内的组当中选出的两个数字信号处理器部件互相连接，直接管理单元响应控制信号将主机端口处理器直接连接到存储单元；将信号送至一仲裁单元，请求访问一连接两个选定部件的通道，当两个选定部件间的信号组传送比其他等待的请求具有较高优先级时，便生成使这两个选定部件连接的控制信号；以及在这两个选定部件间传送信号组。

根据本发明的第三方面，提供了一种直接存储器存取控制器，在一数字信号处理单元的数字信号处理器当中，该数字信号处理器具有核心处理单元、串行端口、存储单元、处理器-对-处理器接口单元以及主机端口接口单元，其特征在于，该直接存储器存取控制器包括：多个通道，每一通道响应控制信号在核心处理单元、处理器-对-处理器接口单元、存储单元和串行端口当中选定的两个之间经由自己传送信号；响应通道请求用以解决冲突的仲裁单元，该仲裁单元选择要连接的两个单元；响应控制信号引导连接存储单元和主机端口处理单元的通道；以及状态控制单元，该状态控制单元响应该仲裁单元的信号用以生成该控制信号。

附图说明

通过参照附图，本发明可得到更好的理解，其许多目的、特征以及优点对本领域技术人员来说可变得清楚。

图1是现有技术具有2个数字信号处理器的数字信号处理单元的框图。

图2是数字信号处理单元较新实施例的框图。

图3是本发明数字信号处理器较佳实施例的框图。

图4是能够有益利用本发明的直接存储器存取控制器的框图。

图5表示本发明各通道的运作。

不同附图中用相同标号来表示对应部分。

具体实施方式

1.附图详细说明

图1已就现有技术进行了说明。

减轻处理职责的第一步骤是将存储器和串行端口间信号交换的职责转移给直接存储器存取控制器。参照图2，数字信号处理器20具有的核心处理单元12、直接存储器存取控制器、存储单元16以及串行端口18，是与图1所示现有技术数字信号处理器中的相同的部件。图1和图2实施例不同之处在于，图1中直接存储器存取控制器14控制的是存储单元16和核心处理单元12间的信号组交换，而图2中直接存储器存取控制器24控制的不仅是存储单元16和核心处理单元12间的信号组交换，而且是串行端口18、主处理器接口单元25和处理器-对-处理器的接口单元23间的信号组交换。按照该实施方案，与图1所示实施方案相比核心处理单元12在图1所示串行端口的处理责任方面有所减轻。由于有大量可行的寻址方式，即帧方式、循环缓冲方式和分类方式，控制串行端口和存储单元间信号组交换这种职责的转移可能是有意义的。

接下来参照图3，示出的是本发明较佳实施例数字信号处理器30的框图。核心处理单元31对数字信号处理器30执行主机处理功能。核心处理单元31通常在硬件和软件这两方面优化，来极为高效地执行有限数量的处理功能。存储单元36存储核心处理单元所需的用于处理功能的信号组。串行端口37与数字信号处理单元以外的各个部件交换信号组。RHEA桥接单元33在核心处理单元31中存储器映射寄存器排和直接存储器存取控制器32中控制(关联)寄存器之间提供一接口。主机端口接口单元34与外部部件，通常是与微控制器交换信号组。直接存储器存取控制器36与串行端口37交换信号。直接存储器存取控制器36将信号组送至多路复用器38，并从开关37接收信号。主机端口接口单元34将信号送至多路复用器单元38，并接收来自切换单元39的信号组。该切换单元39和多路复用器单元38接收直接存储器存取控制器32的控制信号。直接存储器存取控制器32接收来自主机端口接口单元34的HPIREQ信号。处理器-对-处理器的接口单元35允许在作为数字信号处理单元其中一部分制作的数字信号处理器之间传送信号组。处理器-对-处理器的接口单元35将一TXEMPTY信号送至与直接存储器存取控制器32相同的数字信号处理器中的直接存储器接口控制器32。作为响应，直接存储器存取控制器32将所请求信号组送至处理器-对-处理器的接口单元35，信号组先前存储于存储单元36中。处理器-对-处理器的接口单元35将RXFULL信号发送至请求过信号组的数字信号处理器的直接存储器存取单元35’。数字信号处理器30的直接存储器存取单元35从其他数字信号处理器的处理器-对-处理器的接口单元35’接收一TXFULL信号。响应该TXFULL信号，处理器-对-处理器的接口单元35’中存储的信号组经直接存储器存取控制器32传送给存储单元36。信号组在数字信号处理器间的传送，由一发出请求的数字信号处理单元送至存储所请求信号组的数字信号处理器的核心处理单元的中断信号所启动。

参照图4，示出的是本发明较佳实施例直接存储器存取控制器32的框图。直接存储器存取控制器32包括直接存储器存取隔离多路复用器321、时钟缓冲单元322、仲裁单元323、中断多路复用器单元324、状态控制单元325以及PSA单元326。直接存储器存取隔离多路复用器321包括逻辑部件来隔离直接存储器存取控制器34的输入信号并用于测试目的。时钟缓冲单元322包含对外部时钟信号(相对于数字信号处理器而言)的时滞作校正的逻辑电路。该时钟信号接着分配给直接存储器存取单元32的各个部分。中断多路复用器单元324将同步中断提供给数字信号处理器30的核心处理单元。仲裁单元323包括响应各个用以控制其中一个通道的请求来选择该通道用户的装置。PSA单元326是用于对直接存储器存取单元32进行测试和调试的运算器。状态控制单元25选择直接存储器存取控制器的状态(配置)，并提供实施机器配置的控制信号。状态控制单元325从判断信号组传送期间直接存储器存取控制器323状态的仲裁单元323接收信号。仲裁单元接收TXEMPTY信号、RXFULL信号和HPIREQ信号。这些信号与竞争的请求相比较根据预先选定的优先清单对信号组经直接存储器存取控制器32的传送进行控制，并且与向状态控制单元通知的结果相比较来合适地生成控制信号。参照通道326，所传送的信号组示出为与直接存储器存取总线隔离。示出这种隔离来说明通道单元326的运作。直接存储器存取总线328不仅载送控制信号组和地址信号组，还载送数字信号处理单元30各个部件间交换的信号组。

参照图5，示出的是直接存储器存取单元的通道单元349的运作。通道单元349包括多个通道。多路复用器61使全部信号组源部件与其输入端连接。如图5所示，该源部件包括存储单元16、串行端口18、核心处理单元12和处理器-对-处理器的接口单元31’。注意，输入端与第二数字信号处理器30’的直接存储器存取单元34’连接。来自直接存储器存取总线347的控制信号对要经多路复用单元61发送的源部件进行选择。经多路复用单元61所发送的信号组送至寄存器排63并加以存储。寄存器排63中存储的信号组送至切换单元65。切换单元65响应来自直接存储器存取总线349的控制信号，发送信号组并将该信号组送至其中一个可能的宿部件，即通道单元326位于其中的数字信号处理器30相关联的存储单元16、串行端口18、核心处理单元31和接口单元35。较佳实施例中，虽然示出了6个可编程通道，但任何时刻仅1个可编程通道处于激活状态。但就主机端口接口单元34而言，信号组直接与存储单元交换，并且不经通道单元326发送。

2.较佳实施例的运作

综上所述，直接存储器存取对信号组传送承担着增加的职责。虽然核心处理单元对信号组的传送具有最终的控制，但信号组传送的例行动作置于直接存储器存取控制器中。最初，直接存储器存取控制器提供的是核心处理单元和存储单元之间的接口。本发明较佳实施例中，直接存储器存取控制器近乎控制每一次信号组传送或与之有关。就串行端口和存储单元之间信号交换而言，必须使得寻址方式可资利用。这些寻址方式，即帧方式、循环缓冲方式和分类方式以及实施这些寻址方式的装置在上面引证的发明名称为“直接存储器存取控制器中的地址修改装置及方法(APPARATUS AND METHOD FOR ADDRESS MODIFICATION IN A DIRECT MEMORY ACCESSCONTROLLER)”的共同待审美国专利申请中有说明。就主机端口接口单元而言，信号组传送中并不直接涉及直接存储器存取控制器中的通道。但直接存储器存取控制器提供控制信号来保证主机端口处理器和存储单元之间的信号组传送不与该数字信号处理器中的其他信号组传送冲突。就处理器-至-处理器的信号组传送而言，这些传送实际上采用实际传送用的通道单元来实施。全部传送当中，所涉及的仲裁单元尽可能使得具有最高优先级的信号传送先处理。本发明其中一项应用中，数字信号处理单元可在微控制器的全面控制下运作。所以，与微控制器的通信优先于其他信号组传送是很重要的。

虽然就上面所述实施例对本发明进行了说明，但本发明不需要限于这些实施例。因而，未在此处说明的其他实施例、变动和改进不需要排斥在本发明保护范围之外，本发明保护范围由下面的权利要求书确定。

Claims (14)

1.一种数字信号处理单元，其特征在于，该数字信号处理单元包括第一数字信号处理器和第二数字信号处理器，该数字信号处理单元包括：

核心处理单元，该核心处理单元对加到其上的信号组进行处理；

存储信号组的存储单元；

与数字信号处理单元的外部部件交换信号组的串行端口；

主机端口处理单元，所述核心处理单元从所述主机端口处理单元接收信号组，并将信号传送至所述主机端口处理单元；

处理器-对-处理器接口单元，所述处理器-对-处理器接口单元在所述第一数字信号处理器和第二数字信号处理器之间交换信号组；以及

直接存储器存取控制器，该直接存储器存取控制器对存储单元和核心处理单元之间的信号组交换进行控制，该直接存储器存取控制器对串行端口、处理器-对-处理器接口单元和存储单元之间的信号组交换进行控制，在存储单元和主机端口接口单元间交换信号组期间该直接存储器存取控制器防止与其他信号传送之间的冲突，其中所述第一数字信号处理器和所述第二数字信号处理器的所述直接存储器存取控制器控制信号组的传送。

2.如权利要求1所述的数字信号处理单元，其特征在于，直接存储器存取控制器包括一地址单元，该地址单元工作在帧方式、循环缓冲方式以及分类方式。

3.如权利要求1所述的数字信号处理单元，其特征在于，直接存储器存取控制器具有多个实施数字信号处理器各个部件间信号组传送的通道。

4.如权利要求1所述的数字信号处理单元，其特征在于，直接存储器存取控制器具有一仲裁单元，该仲裁单元解决各信号组传送请求中的冲突。

5.一种数字信号处理单元中传送信号组的方法，其特征在于，

数字信号处理单元的数字信号处理器具有直接存储器存取控制器，直接存储器存取控制器具有多个通道，每一通道能够响应控制信号使从核心处理单元、存储单元、处理器-对-处理器接口单元以及串行端口当中选出的两个数字信号处理器部件单元互相连接，直接存储器存取控制器响应控制信号将主机端口处理单元直接连接到存储单元；

该方法包括：

将信号送至一仲裁单元，请求访问一连接所述两个选定部件的通道，

当两个选定部件间的信号组传送比其他等待的请求具有较高优先级时，便生成使这两个选定部件连接的控制信号；以及

在这两个选定部件间传送信号组。

6.如权利要求5所述的方法，其特征在于，数字信号处理单元包括两个数字信号处理器，每一数字信号处理器具有一接口单元用于将信号组从第一数字信号处理器的存储单元传送至第二数字信号处理器的存储单元，第一数字信号处理器的接口单元和第二数字信号处理器的接口单元与其他数字信号处理器的直接存储器存取控制器连接。

7.如权利要求5所述的方法，其特征在于，传送步骤包括：生成与经该通道传送的信号组相关联的源地址和宿地址至少其中之一。

8.如权利要求7所述的方法，其特征在于，生成一地址包括：按包含帧地址方式、循环缓冲地址方式和分类地址方式在内的组当中选出的一方式生成地址。

9.一种直接存储器存取控制器，包含在一数字信号处理单元的数字信号处理器当中，该数字信号处理器具有核心处理单元、串行端口、存储单元、处理器-对-处理器接口单元以及主机端口接口单元，其特征在于，该直接存储器存取控制器包括：

多个通道，每一通道响应控制信号在核心处理单元、处理器-对-处理器接口单元、存储单元和串行端口当中选定的两个之间经由自己传送信号；

响应通道请求用以解决冲突的仲裁单元，该仲裁单元选择要连接的两个单元；

响应控制信号引导连接存储单元和主机端口处理单元的通道；以及

状态控制单元，该状态控制单元响应该仲裁单元的信号用以生成该控制信号。

10.如权利要求9所述的直接存储器存取控制器，其特征在于，数字信号处理单元具有两个数字信号处理器，每一数字信号处理器包括一处理器-对-处理器接口单元，该直接存储器存取控制器通道单元响应控制信号与直接存储器存取控制器所在的数字信号处理器中的接口单元连接，并与其他数字信号处理器中的接口单元连接。

11.如权利要求9所述的直接存储器存取控制器，其特征在于，还包括一生成源地址和宿地址至少其中之一的地址单元，该地址单元按帧方式、循环缓冲方式和分类方式其中之一方式提供地址。

12.如权利要求9所述的直接存储器存取控制器，其特征在于，响应送至仲裁单元的在主机端口接口单元和存储单元间传送信号的请求，状态控制单元生成防止直接存储器存取单元传送信号组的控制信号。

13.如权利要求12所述的直接存储器存取控制器，其特征在于，主机端口接口单元和存储单元间的信号组传送具有最高信号传送优先级。

14.如权利要求13所述的直接存储器存取控制器，其特征在于，主机端口接口单元具有加到其上的微控制器的信号组，该微控制器对数字信号处理器的处理进行控制。

Images