KR19980015549A - 다수 프로세서간의 통신장치 - Google Patents

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야

다수 프로세서간의 통신장치.

나. 발명이 해결하려고 하는 기술적 과제

종래에는 프로세서간 매개변수(Parameter) 등을 전송하기 위해서는 인터럽트 요구 및 여러개의 입출력포트를 설정 이용하여야 했다.

다. 발명의 해결 방법의 요지

게이트제어회로를 통해 상기 다수 프로세서가 공통메모리를 억세스하여 통신할 수 있도록 순차적으로 게이트회로를 제어하는 다수 프로세서간의 통신장치.

라. 발명의 중요한 용도

다수의 프로세서를 사용하는 시스템.

Description

다수 프로세서간의 통신장치

본 발명은 여러개의 프로세서를 사용하는 복합화 시스템에 관한 것으로, 특히 각 프로세서의 처리 결과 또는 필요한 정보를 각 프로세서 모듈간에 정확하고 신속하게 송,수신할 수 있도록 하는 프로세서간 통신장치에 관한 것이다.

종래에는 프로세서간 통신 방법에는 인터럽트 요구 또는 일정한 입출력포트를 이용하여 통신하는 방식이 사용되었다.

종래의 프로세서간의 통신을 제1도를 참조하여 설명한다.

먼저, 인터럽트 요구에 의한 통신방식을 설명하면, 하나의 주(MASTER)프로세서(10)와 다수의 부(SLAVE)프로세서(12,14,16)를 가진다. 상기 부프로세서(12,14,16)로 동작하는 프로세서는 주프로세서(10)에 의존하여 동작한다. 따라서, 상기 부프로세서(12,14,16)에서 신속한 타이밍을 요구하는 루틴(routine)을 수행할 경우 상기 주프로세서가 이를 허용하지 않으면 양쪽의 처리가 원활이 진행될 수 없는 경우가 발생된다. 또한, 여러개의 프로세서가 동작할 경우 각 프로세서간에 이를 고려하기란 매우 어렵다.

다음으로 입출력포트를 이용하여 통신방식을 설명하면, 각각의 프로세서(10,12,14,16)가 서로 독립적으로 동작할 수 있으나 프로세서간에 극히 단순한 네용의 데이타 만을 처리할 수 있다. 예를 들면, 제1프로세서(12)가 특정 루틴(routine)을 수행하고 처리가 완료되었음을 다른 프로세서(10,14,16)에게 알리는 경우 등에 적용할 수 있다.

상술한 바와 같이 종래에는 프로세서간 매개변수(Parameter) 등을 전송하기 위해서는 인터럽트 요구 및 여러개의 입출력포트를 설정 이용하여야 하는 문제점이 있었다.

따라서 본 발명의 목적은 여러개의 프로세서를 사용하는 시스템에서 각 프로세서간에 정확하고 신속하게 통신을 하도록 하는 장치를 제공함에 있다.

도 1은 종래 다수 프로세서간의 통신을 위한 블럭 구성도.

도 2는 본 발명의 일 실시예에 따른 다수 프로세서간의 통신장치의 블럭 구성도.

도 3은 본 발명의 일 실시예에 따른 공통메모리의 구조도.

이하 본 발명의 실시 예에 따른 구성을 도면을 참조하여 설명한다.

본 발명의 일 실시예에 따른 다수 프로세서간의 통신장치의 구성을 제2도를 참조하여 설명하면, 프로세서(20,22,24,26)는 마이크로 프로세서 및 입출력장치를 갖고 독립된 기능을 수행하는 모듈이다. 공통메모리(28)는 상기 프로세서(20,22,24,26)간의 통신시 전송하고자 하는 데이타를 임시로 저장한다. 게이트회로(30,32,34,36)는 상기 프로세서(20,22,24,26)가 상기 공통메모리(28)를 억세스할 수 있도록한다. 게이트제어회로(38)는 상기 프로세서(20,22,24,26)가 상기 공통메모리(28)를 동시에 억세스하지 못하도록 상기 게이트회로(30,32,34,36)를 제어한다.

본 발명의 일 실시예에 따른 메모리 구조를 제2도를 참조하여 설명하면, 전송 데이타의 수신측 프로세서 명이 기록되는 영역과, 기록된 전송 데이타의 전송 여부를 확인 하는 확인프레그가 기록되는 영역과, 전송하고자 하는 데이타의 갯수가 기록되는 영역과, 실제로 전송하고자 하는 데이타가 기록되는 영역 및 예비영역으로 구성된다. 상기한 바와 같은 영역은 각각의 프로세서에 대응하여 구성된다.

이하 상술한 구성을 참조하여 본 발명의 일 실시 예에 따른 동작 설명을 도면을 참조하여 상세히 설명한다.

프로세서(20,22,24,26)는 각각 독립적인 동작을 수행한다. 게이트제어회로(38)는 소정 주기로 게이트회로(30,32,34,36)에 제어신호(C.S1,C.S2,C.S3, C.S4)를 제공한다.

예를 들어 제1프로세서(20)와 제3프로세서(24)간에 데이타가 전송되는 과정을 설명한다. 상기 제1프로세서(30)는 상기 게이트제어회로(38)에 의해 제1게이트회로(30)가 선택되면, 전송하고자 하는 데이타를 공통메모리(28)에 기록한다. 상기 기록되는 데이타는 호출프로세서명에 제3프로세서(24)를 기록하며, 확인프레그에는 미확인 데이타를 기록한다. 또한, 데이타갯수에는 전송할 데이타의 갯수를 기록하며, 데이타에는 전송할 데이타를 기록한다.

상기 제3프로세서(24)는 상기 게이트제어회로(38)에 의해 제3게이트회로(30)가 선택되면, 상기 공통메모리(28)의 제1프로세서영역에서 부터 순차적으로 호출프로세서가 기록된 영역을 검색한다. 상기 검색에서 호출프로세서명이 자신의 프로세서명과 동일하면 해당 프로세서영역에 기록된 데이타를 리드한 후 확인프레그에 확인 데이타를 기록한다. 상기 제3프로세서(24)는 제1프로세서영역의 호출프로세서명이 자신의 프로세서명이므로 데이타 영역에 기록된 데이타를 리드한다. 상기 기록된 데이타의 리드가 완료되면 상기 제3프로세서(24)는 확인프레그에 확인 데이타를 기록한다. 상기 확인 데이타를 기록하는 이유는 상기 제1프로세서(20)에게 데이타 전송이 정확하게 이루어졌음을 알리기 위함이다.

예컨데, 제1프로세서(20)가 제3프로세서(24)에 10바이트(byte)의 데이타를 전송하여야 한다면, 상기 제1프로세서(20)는 공통메모리(28)의 제1프로세서영역의 호출프로세서명에 3, 확인프레그에 1, 데이타 갯수에 10, 데이타에 전송할 데이타를 기록한다. 상기 제3프로세서(24)는 고유의 자신의 일 처리를 한 후 상기 공통메모리(28)를 체크한다. 상기 체크는 제1프로세서영역에서 제N프로세서영역 까지 검색한다. 상기 제3프로세서(24)는 제1프로세서영역의 호출프로세서명 3을 발견하면 즉시 미리 설정된 프로토콜에 의해 필요한 데이타를 읽어온다. 상기 기록된 데이타를 모두 읽어오면 확인프레그를 0으로 세팅한다.

상기의 일 예에서 처럼각 프로세서는 고유의 프로세싱을 수행하면서 일정 시간 마다 공통메모리(28)를 체크하여 자신에게 보낸 정보가 있으면 이를 즉시 읽어 온 후 고유의 프로세싱을 진행한다. 뿐만아니라 특정 프로세서로 전송할 정보가 있으면 상기 공통메모리(28)의 해당 영역에 프로토콜에 따라 기록한다.

상기한 바와 같이 본 발명은 최근 급속한 증가 추세를 보이고 있는 복합화 시스템에서 프로세서간의 통신이 신속하고 정확하게 이루어지도록 하며, 회로 구성이 간단하여 비용 절감과 유지보수가 쉽다는 장점이 있다.

Claims (3)

1. 다수 프로세서간의 통신을 위한 장치에 있어서,

   상기 다수 프로세서간의 통신시 전송하고자 하는 데이타를 임시로 저장하는 공통메모리와,

   상기 프로세서가 상기 공통메모리를 억세스할 수 있도록 하는 게이트회로와,

   상기 다수의 프로세서가 상기 공통메모리를 동시에 억세스하지 못하도록 상기 게이트회로를 제어하는 게이트제어회로로 구성됨을 특징으로 하는 다수 프로세서간의 통신장치.
2. 제1항에 있어서,

   상기 프로세서간의 통신시 상기 공통메모리에 저장되는 데이타는 호출프로세서명, 확인프레그, 전송데이타갯수 및 전송데이타로 구성됨을 특징으로 하는 다수 프로세서간의 통신장치.
3. 다수 프로세서간의 통신을 위한 장치에 있어서,

   상기 다수 프로세서가 공통메모리를 억세스하여 통신할 수 있도록 순차적으로 게이트회로를 제어하는 게이트제어회로를 구비함을 특징으로 하는 다수 프로세서간의 통신장치.