JPH03262071A - 並列計算機 - Google Patents

並列計算機

Info

Publication number
JPH03262071A
JPH03262071A JP2059859A JP5985990A JPH03262071A JP H03262071 A JPH03262071 A JP H03262071A JP 2059859 A JP2059859 A JP 2059859A JP 5985990 A JP5985990 A JP 5985990A JP H03262071 A JPH03262071 A JP H03262071A
Authority
JP
Japan
Prior art keywords
message
processor
transferred
output
messages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2059859A
Other languages
English (en)
Other versions
JPH0583943B2 (ja
Inventor
Tokuyasu Imon
徳安 井門
Mamoru Sugie
杉江 衛
Toshiaki Tarui
俊明 垂井
Hiromitsu Maeda
前田 浩光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP2059859A priority Critical patent/JPH03262071A/ja
Publication of JPH03262071A publication Critical patent/JPH03262071A/ja
Publication of JPH0583943B2 publication Critical patent/JPH0583943B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【産業上の利用分野1 本発明は、複数の独立に動作可能なプロセシング・エレ
メントと、これらの間での通信を可能にするネットワー
クから成る並列計算機に関する。 [従来の技術] 従来の並列計算機では、特開昭62− 274451号公報(以下、第1の従来技術と呼ぶ)に
記載のように、送信側のプロセッサから出力したデータ
はその出力順に相互結合網に送出され、また、相互結合
網から到着したデータは、その受信順に受信側プロセッ
サに取り込まれる。すなわち、送信元のプロセッサから
相互結合網へのデータの転送は、データがそのプロセッ
サから送信データレジスタに書き込まれた後、送信デー
タレジスタから送信レジスタへと転送され、更にその後
、送信レジスタから相互結合網へ転送されることによっ
て行われていた。また、相互結合網から送信先プロセッ
サへのデータの転送は、相互結合網から受信データレジ
スタヘデータを転送し、さらに受信データレジスタから
受は取りデータレジスタへと転送され、更にその後、受
は取りデータレジスタからプロセッサへ転送されること
によって行われていた。 並列計算機ではないが、多数のプロセッサが分散して配
置されているシステムにおいては、特開昭58−409
52号公報(以下、第2の従来技術と呼ぶ)に記載のよ
うに、通信回線へ送出するときに、優先制御をすること
が知られている。すなわち、送信元プロセッサから回線
へのデータ送信において、優先度の高い優先データと優
先度の低い非優先データをそれぞれ第1のメモリと第2
のメモリに蓄え、優先データは所定数まで連続して第3
のメモリに出力し、非優先データは所定条件が満された
時に、一つのデータのみ第3のメモリに出力しておき、
回線が使用できるようになった時に、第3のメモリのデ
ータを回線に出力するようになっていた。 【発明が解決しようとする課題】 上記第1の従来技術では至急転送を要するデータとそう
でないデータを区別して転送していない。 さらに、1つのデータの転送が終了しないと次に転送す
べきデータをプロセッサから出力することが出来ない。 このため至急転送が望ましいデータを他より優先して転
送することはできない。 また、第2の従来技術では、送信すべきデータに優先デ
ータと非優先データの区別があるが、受信側プロセッサ
では、回線から転送された順番でしかデータを処理する
ことが出来ない。 並列計算機ではクロスバ−構成等のネットワークがよく
用いられる。この場合には、一つの受信側プロセッサに
送られてくるデータの送信元は、一つでない。このため
、送信元での優先データが早くネットワークに出力され
ても、受信側のプロセッサは、これを優先して受は取る
ことが出来ない。 並列計算機においては、プロセッサ間で負荷分散を行う
場合、他のプロセッサの負荷を至急に知ることが必要で
ある。この様な場合、上記従来技術では、他のプロセッ
サへの負荷の値の問い合わせと、そこからの返信が遅れ
る恐れがある。この遅れの間に問い合わせ先のプロセッ
サの負荷の変化が生じ、そのプロセッサの正しい負荷の
値を知ることができず、動的に望ましい負荷分散を行う
ことが出来なかった。 本発明の目的は、至急を要するデータの転送をより速や
かに実行可能な並列計算機を提供することにある。
【課題を解決するための手段】
上記目的を達成するために、本発明ではプロセシング・
エレメント内のプロセッサから出力されたメツセージが
至急転送を要するメツセージかどうかをメツセージ識別
子により判定し、至急転送を要するメツセージの場合は
、他のプロセシング・エレメントに転送するメツセージ
を蓄える手段に蓄えられている送信待ちのメツセージに
優先して、至急転送を要するメツセージをネットワーク
に次に送信すべきメツセージとして選択する手段を設け
た。 さらに、ネットワークから転送されて来たメッセージが
至急転送を要するメツセージかどうかをメツセージ識別
子により判定し、至急転送を要するメツセージの場合は
、他のプロセシング・エレメントから転送されたメツセ
ージを蓄える手段に蓄えられている処理待ちのメツセゴ
ジに優先して、至急転送を要するメツセージを次にプロ
セッサにより処理されるべきメツセージとして選択する
手段を設けた。
【作用】
プロセシング・エレメント内のプロセッサから出力され
たメツセージは、至急転送を要するメツセージかどうか
を判定する手段によって判定され、判定の結果至急転送
を要するメツセージの場合には、他のプロセシング・エ
レメントに転送するメツセージを蓄える手段にすでに蓄
えられている送信待ちのメツセージに優先してネットワ
ークに送出されるため、ネットワークに送出されるまで
の待ち時間が短い。 また、ネットワークから新たに受信されたメツセージは
、至急転送を要するメツセージかどうかを判定する手段
によって判定され、判定の結果が至急転送を要するメツ
セージの場合には、他のプロセシング・エレメントから
転送されたメツセージを蓄える手段にすでに蓄えられて
いる処理まちのメツセージに優先して、プロセッサに入
力されるため、至急を要するメツセージの転送が速やか
に行なわれる。
【実施例】
以下、本発明の一実施例を第1図、第2図を用いて説明
する。 第1図には、本発明を実施した並列計算機の一例を示す
。図中、PE1〜PE、はプロセシング・エレメント、
NETはネットワーク、CPU、〜CPUl1はプロセ
シング・エレメントPE1〜PE、内のプロセッサであ
る。ODlないしODnは出力レジスタ、OBlないし
OBnは出力バッファ、SOlないし5Ollは出力セ
レクタ、OR1ないしOR,は受信レジスタ、IB、な
いしIBnは人力パッファ、S11ないし5Irlは入
力セレクタ、ID1ないしID、は入力レジスタである
。 0DEC1ないし0DECrlは出力識別デコーダであ
り、IDEC工ないしIDECrlは入力識別デコーダ
である。LORlないしLORrlは、論理和回路であ
る。 続いて、第1図の各構成要素の機能について説明する。 NETは、メツセージ内で指定されたプロセシング・エ
レメントにメツセージを転送するネットワークであり、
例えば、クロスバ−、オメガ等のネットワークである。 C5−1ないしC3−nは、ネットワークNETにメツ
セージを送信しようとするプロセシング・エレメントに
対して、メツセージの送信の抑止を指示する信号で、ネ
ットワークNETから出力される。これらの信号は、以
前にネットワークが受は取ったメツセージの転送が、ネ
ットワークNETの閉塞のために完了していない時に′
1′、そうでない時に′0′になる。プロセシング・エ
レメントPE1ないしPE。 は同じ構成要素を有するため以下、プロセシング・エレ
メントPE1を例に説明する。プロセッサCPU1は、
例えば1日立製作所のマイクロプロセッサH32にメモ
リその他の周辺機器を接続したものからなる。ODlは
、CPU、が他のプロセシング・エレメントに転送すべ
きメツセージを線Q1−1から受は取る出力レジスタで
ある。第2図にこのメツセージの形式を示す。メツセー
ジは、メツセージの転送先のプロセシング・エレメント
の番号を示すPE番号フィールドfpと、メツセージが
至急転送を要するメツセージかどうかを示す識別子フィ
ールドf、と、メツセージのデータフィールドfdから
なる。このメツセージの形式は、出力レジスタOD□、
出力バッファOB1.送信レジスタOR1,受信レジス
タIR1,入カバツファI B1.入力レジスタID、
に共通な形式である。CPU、が出力レジスタOD□に
メツセージを書き込む時、抑止信号C5−1が′1′の
場合、書き込もうとしているメツセージが至急転送を要
するメツセージのときでも、抑止信号C5−1が(OI
 になるまでCPU、は書き込みを保留する。 尚、識別子フィールドf、の値は、CPU1で、メツセ
ージ作成時に、プログラムで決められる。出力識別デコ
ーダ0DECえは、出力レジスタOD1に入力されたメ
ツセージの識別子フィールドf。 をデコードし、至急転送を要するメツセージの場合、線
C1−1に1′、線C2−1に′01を出力し、そうで
ない場合、線C1−1に′0′線C2−1に11′を出
力する。LORlは論理和回路であり、線C1−1と線
C5−1のどちらか一方、もしくは、両方ともJ)の時
、線C12−1に1′を、そうでない時′0″を出力す
る。出力バッファOB1は、FIFOであり、出力識別
デコーダ0DEC,の出力C2−1が11′である時、
出力レジスタOD1内のメツセージを線Q2−1を介し
て読み込み、また、論理和回路LORの出力C12−1
が0′である場合、読み込んだ順にメツセージを”線Q
3−1に出力し、そうでない場合、出力を行わない。出
力セレクタS01は、出力識別デコーダ0DEC1の出
力C1−1が0′の場合、出力バッファOB□の出力Q
3−1を選択し、出力C1−1が1′の場合、出力レジ
スタOD1の出力Q2−1を選択し、11AQ4−1に
出力する。送信レジスタOR□は、出力セレクタSO□
の出力Q4−1を入力とし、ネットワークNETへ線Q
5−1から出力する。受信レジスタIR工は、ネットワ
ークNETの出力Q6−1からメツセージを入力する。 入力識別デコーダIDEC,は、受信レジスタIR1に
入力されたメツセージの識別子フィールドf+をデコー
ドし、至急転送を要するメツセージの場合、線C3−1
に1′、線C4−1にO′を出力し、そうでない場合、
線C3−1に“0′、線4− 1に1′を出力する。入力バッファIB1は、FIFO
であり、入力識別デコーダIDEC1の出力C4−1が
11′である時、受信レジスタIR1のメツセージを線
Q7−1から読み込み、また、入力識別デコーダIDE
C1の出力C4−1が0′であり、かつ、CPU1から
の読み出し指示信号p1が1′の場合、読み込んだ順に
メツセージを線Q8−1に出力し、そうでない場合は出
力を行わない6人力セレクタSI、は、入力識別デコー
ダIDEC□の出力C3−1が0′の場合、入力バッフ
7IB1の出力Q8−1を選択し、線C3−1が1′の
場合、受信レジスタIR1の出力Ω7−1を選択し、線
Q9−1に出力する。入力レジスタID1は、入力セレ
クタS11の出力Q9−1を入力とし、線Qlo−1か
らCPU1に出力する。CPU1は、線C3−1が1′
の場合、これを割り込み信号としてただちに所定の処理
を行う。また、CPU1は、ある処理の切れ目、例えば
、1つのタスクが終了した時に入力バッファIB1に蓄
積されている。処理待ちのメツセージを読み出すため、
読み出し指示信号p□に1′を8カし、メツセージの読
み出しを行い、これを処理する。 以上が第1図に示した並列計算機の各構成要素の機能の
説明である。 続いて、この並列計算機の動作を説明する。各プロセシ
ング・エレメントのCPUには周辺機器(図示せず)が
接続されており、そのうちの端末装置(図示せず)から
、複数のタスクがCPUに入力される。各プロセシング
・エレメント(たとえばP El)は、入力されたタス
クを処理するが、そのCPU (たとえばCPU工)の
負荷が大きくなりすぎた場合、例えばタスクの実行待ち
時間が一定値より大きくなった時、他のプロセシング・
エレメント(たとえばPEn)の番号と、至急転送を示
す識別子と、問い合わせ元プロセシング・エレメントP
E1の番号を示すデータとからなる。 問い合わせ用のメツセージを作成し、これをネットワー
クNETを介してそのプロセッシング・エレメントPE
rlに送り、タスクの実行待ち時間を問い合わせる。そ
のメツセージを受は取ったプロセシング・エレメントP
EnではCPU、に対し、割り込みが発生し1通常の処
理を中断して、ただちに、プロセッサCPU1.におけ
る、タスクの実行待ち時間を示すデータと、至急転送を
示す識別子fiと送信元プロセッシング・エレメントP
E1の番号とからなる返答用のメツセージを作成し。 返信を行う。ただし、この時、問い合わせ元のプロセシ
ング・エレメントの番号は、受信した問い合わせ用のメ
ツセージ内のデータの中に書かれているものをそのまま
利用する。その後、問い合わせ元のプロセシング・エレ
メントPE□のCPU1は、自CPU□でのタスクの実
行待ち時間と返信された、他のプロセシング・エレメン
トPEnのCPU、でのタスクの実行待ち時間とを比較
し、自CPU工でのタスクの実行待ち時間の方が大きい
時は、自CPU□で処理しているタスクを、プログラム
およびデータと共にそのプロセシング・エレメントPE
、に至急転送を要求する識別子のないメツセージを使っ
て転送し、そのタスクの処理を他プロセッシング・エレ
メントPE、、に行わせる。そのタスクの処理完了後は
、その結果が。 至急を要しないメツセージとして、元のプロセシング・
エレメントPE工内のプロセッサCPU1に転送される
。いずれか他のプロセシング・エレメントへのタスクの
転送がタスク処理結果の転送等のメツセージが、問い合
わせ元のプロセッシング・エレメント PE1内の出力バッフ7○B1と、入力バッファに未処
理IB1あるいは問い合わせ先のプロセッシング・エレ
メントPE、内の出力バッファOBnあるいは入力バッ
ファIBnのまま残っている場合でも、タスクの実行待
ち時間の問い合わせ用のメツセージと返信用のメツセー
ジは、至急を要するメツセージとして、それらの出カバ
ソファOB1゜OB、や入力バッファIB、、IBnに
残っているメツセージよりも優先して転送される。 以上に示すように1本実施例では、ネットワークNET
が単一であるため、実装する上では、各プロセシング・
エレメントPE五とネットワークNETを接続する信号
線の本数を従来と変えないままプロセッシング・エレメ
ント間のメツセージの至急転送を実現できる。 なお、本実施例においては、受信側プロセシング・エレ
メントにおいて、新たに受信したメツセージが至急転送
を要するメツセージの場合、入力識別デコーダ(IDE
C,)においてプロセッサ(CP U、)へ割込みを発
生し、その処理をただちに処理するようにしたが、これ
にかえ、プロセッサ(CPUn)における実行中のタス
クの終了後に、上記新たに受信したメツセージを次に処
理すべきメツセージとしてそのプロセッサ(CPUn)
に入力するようにしてもよい。 勿論、本実施例のごと
く、割込みを用いる方が至急転送すべきメツセージの処
理が早くなされるという利点は大きい。
【発明の効果】
本発明によれば、プロセシング・エレメント間で、至急
なやり取りを行わなければならないメツセージがより速
やかに転送できる。
【図面の簡単な説明】
第1図は、本発明の一実施例の並列計算機の構成図、第
2図は、第1図の並列計算機で用いられるメツセージの
形式図である。 NET・・・ネットワーク、PE1.PEn・・・プロ
セシング・エレメント、CPU1.CPUイ・・・計算
機、ODよ、ODn・・・出力レジスタ、 0DEC,,0DEC,−・・出力識別デコーダ、OB
□、OB、・・・出力バッファ、SO□、SOn・・・
出力セレクタ、OR,,0Rrl・・・送信レジスタ、
IRl、IR,・・・受信レジスタ、 IDEC,、IDECn・・・入力識別デコーダ、IB
工、IBn・・・入力バッファ、SI□、SIn・・・
入力セレクタ、ID□、ID、・・・入力レジスタ、L
OR,、LORn・・・論理和回路。

Claims (1)

  1. 【特許請求の範囲】 1、複数のプロセシング・エレメントと、該複数のプロ
    セシング・エレメント間でメッセージを転送するネット
    ワークから成り、各プロセシング・エレメントは、プロ
    セッサと、該プロセッサから出力され、該ネットワーク
    への送信待ち状態にあるメッセージを蓄える送信メッセ
    ージ蓄積手段と、該ネットワークから受信され、該プロ
    セッサによる処理待ちの状態にあるメッセージを蓄える
    受信メッセージ蓄積手段と、該プロセッサから新たに出
    力されたメッセージが至急転送すべきメッセージである
    かどうかをそのメッセージに含まれているメッセージ識
    別子により判定し、該新たなメッセージが至急転送すべ
    きメッセージであると判定された場合、該送信メッセー
    ジ蓄積手段にすでに蓄えられている送信待ちのメッセー
    ジに優先して、該新たなメッセージを、該ネットワーク
    に次に送信すべきメッセージとして選択する第1の選択
    手段と、該ネットワークから新たに受信されたメッセー
    ジが至急転送すべきメッセージであるかどうかをそのメ
    ッセージに含まれているメッセージ識別子により判定し
    、該新たに受信されたメッセージが至急転送すべきメッ
    セージであると判定された場合、該受信メッセージ蓄積
    手段に蓄えられている処理待ちのメッセージに優先して
    該プロセッサにより次に処理されるべきメッセージとし
    て選択する第2の選択手段とを有することを特徴とする
    並列計算機。 2、該プロセッサは、タスクの実行終了ごとに、該受信
    メッセージ蓄積手段から受信メッセージの読み出しを行
    うものであり、 該第2の選択手段は、該新たに受信されたメッセージが
    至急転送すべきメッセージの場合、該メッセージの処理
    を要求すべく、該プロセッサに割り込む手段を有する請
    求項1の並列計算機。
JP2059859A 1990-03-13 1990-03-13 並列計算機 Granted JPH03262071A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2059859A JPH03262071A (ja) 1990-03-13 1990-03-13 並列計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2059859A JPH03262071A (ja) 1990-03-13 1990-03-13 並列計算機

Publications (2)

Publication Number Publication Date
JPH03262071A true JPH03262071A (ja) 1991-11-21
JPH0583943B2 JPH0583943B2 (ja) 1993-11-30

Family

ID=13125328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2059859A Granted JPH03262071A (ja) 1990-03-13 1990-03-13 並列計算機

Country Status (1)

Country Link
JP (1) JPH03262071A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387770B2 (ja) * 2010-06-22 2014-01-15 富士通株式会社 データ転送制御装置、データ転送制御方法、およびデータ転送制御プログラム
JP2014038651A (ja) * 2013-10-10 2014-02-27 Fujitsu Ltd マルチプロセッサシステム、制御方法、および制御プログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725030A (en) * 1980-07-23 1982-02-09 Fujitsu Ltd Intersubsystem communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5725030A (en) * 1980-07-23 1982-02-09 Fujitsu Ltd Intersubsystem communication system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387770B2 (ja) * 2010-06-22 2014-01-15 富士通株式会社 データ転送制御装置、データ転送制御方法、およびデータ転送制御プログラム
JP2014038651A (ja) * 2013-10-10 2014-02-27 Fujitsu Ltd マルチプロセッサシステム、制御方法、および制御プログラム

Also Published As

Publication number Publication date
JPH0583943B2 (ja) 1993-11-30

Similar Documents

Publication Publication Date Title
US5931915A (en) Method for processing early arrival messages within a multinode asynchronous data communications system
US5822605A (en) Parallel processor system with a broadcast message serializing circuit provided within a network
JPH08185380A (ja) 並列計算機
US5293377A (en) Network control information without reserved bandwidth
JPH01142963A (ja) バスに接続されたバス装置及び該バス装置のためのデータ転送制御方法
JPH0824320B2 (ja) 通信制御装置における緩衝域連鎖の方法およびその装置
CN108833307B (zh) 数据交换装置
JPH0720131B2 (ja) 伝送線アクセス制御装置
US5878226A (en) System for processing early arrival messages within a multinode asynchronous data communications system
US6810457B2 (en) Parallel processing system in which use efficiency of CPU is improved and parallel processing method for the same
SE470299B (sv) Kösystem för väljare med "Fast-Circuit"-egenskaper
JPH03262071A (ja) 並列計算機
Peterson et al. A high-speed message-driven communication architecture
JP3375658B2 (ja) 並列計算機およびそのためのネットワーク
JP3115801B2 (ja) 並列計算機システム
JP2001325212A (ja) マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置
EP1187422A2 (en) Method and device for tunable packet arbitration
US6055607A (en) Interface queue with bypassing capability for main storage unit
JPH09269936A (ja) リモートリード処理方法およびその装置
JP2966051B2 (ja) プロセッサ装置
JP3409862B2 (ja) 並列プロセッサシステム
JPH1166024A (ja) クロスバスイッチ切換システム
JPH056333A (ja) マルチプロセサシステム
JPH02244852A (ja) パケット処理装置
JP3270040B2 (ja) バス制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term