JPH02244852A - パケット処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（産業上の利用分野］ 本発明はパケット処理装置に関し、更に詳しくは、複数
のプロセッサを波列的に動作させることによりパケット
の送受信処理を高速化できるようにしたパケット処理装
置に関する。 ［従来の技術） 通信路を介して接続された複数のコンピュータ、あるい
は端末装置間で、データを複数のパケットに分割して送
受信するようにした通信システムにおいては２通信路上
でのデータ伝送速度の高速化に伴って、各コンピュータ
あるいは端末装置のパケット送受信処理速度も高速化す
る必要がある。 パケット処理の高速化技術として１例えば特開昭５６−
１０９０５７号公報には１通信路に結合され九ノードあ
るいはステーションとコンピュータとの間に、パケット
分配装置と複数の付加パケット処理装置とを設け、ステ
ーションで受信されたパケットを上記パケット分配装置
により上記複数の付加パケット処理装置に分配し、パケ
ット受信処理の大部分をこれらの複数の付加処理装青に
より並列処理させるようにした方式が知られている。上
記従来方式によれば、各パケットのアドレス部は、ステ
ーション・アドレスとノード・アドレスとボート・アド
レスとからなり、各ステーションは、受信パケット中の
ステーション・アドレスをチエツクして、自ステーショ
ン宛のパケットを選択的に取り込み、これをパケット分
配装置に渡す、パケット分配装置は、受信パケットを空
き状態の付加パケット処理装置に分配する。付加パケッ
ト処理装置は、受信パケットのノード・アドレスにより
パケットの宛先がコンピュータか端末装置かを判別し、
宛先となる装置に受信データ（テキスト）を渡す、もし
、コンピュータ宛のものであれば、受信データをコンピ
ュータがアクセスする所定めメモリに書込む、この場合
、パケット中のポート・アドレスによって受信データの
格納先を変えることにより、受信データをポート・アド
レスと対応する特定のユーザ・プログラムに引き渡す。 一方、ユーザ・プログラムから送信要求があった場合、
コンピュータ内のパケット処理ルーチンが、送信すべき
テキストと、アドレス部作成に必要なパラメータとを送
信待行列に登録し、付加パケット処理装置に送信要求を
出し、付加パケット処理装置が上記パラメータからパケ
ットのアドレス部を作成し、これにテキストを付加して
、パケットに編集する。

【発明が解決しようとする課題】

然るに、上記従来方式によれば、例えば、ハイレベル・
データリンク制御（ＨＤＬＣ）手順の如く、付加パケッ
ト処理装置に順序番号制御や状態制御を伴なうプロトコ
ル処理を行なわせようとすると５次のような問題があっ
た。すなわち、順序番号制御や状態制御を伴なうプロト
コル処理では。 処理対象となるパケットの１つ前に到着したパケットの
処理において更新された順序番号や状態番号を参照する
必要があるが、上記従来方式によれば、各付加パケット
処理装置は、パケット分配すると１例えば、各処理装置
が共通にアクセスできるメモリ領域に上述した順序番号
、状態番号などの共用情報を格納しておき、各処理装置
がこれらの共用情報を参照してパケット処理を行ない、
処理結果を上記共通メモリ上に反映しておく必要がある
。この場合、１つの付加パケット処理装置が共用情報を
アクセスしている間、他の処理装置による共用情報のア
クセスを禁止するために、例えば、上記共通メモリ上に
、いずれかの処理装置で共用情報をアクセス中か否かを
示すセマフオア（Ｓ　ｅｍａｐｈｏｒｅ　：　Ｓ　Ｅ　
Ｍ　）を用意しておき、各処理装置が上記ＳＥＭの状態
をチエツクし、もし、これがパ１′″　（使用中）なら
“Ｏ″　（未使用）になるのを待ち、′Ｏｎになったと
きにアクセスできるようにする制御形式の採用が考えら
れる。しかしながら、上記従来のパケット処理方式によ
れば。 付加パケット処理装置からの共通情報アクセス要求の受
付順序が、パケット到達順に従って発生するとは限らな
い０例えば、成るステーションにパケットＰ１．Ｐ２．
Ｐ３．Ｐ、が順次に到着し、これらのパケットが分配装
置を介して付加処理装置Ａ。 Ｂ、Ｃ，Ｄにそれぞれ分配された場合、最初のパケット
Ｐ□を受取った付加処理装置Ａが共通情報をアクセスし
て順序番号制御、状態制御を完了した後に、第２のパケ
ットＰ２を受取った付加処理装置Ｂが他の装置ｃ、Ｄよ
り先に上記共通情報のアクセス権を得るとは限らず、付
加処理装置Ｃが先行する可能性がある。この場合、パケ
ットＰ３の順序番号制御の処理において、パケットＰ２
が失なわれたものと認識され、異常状態となる。 本発明の目的は、上述した状態制御や順序番号制御など
を含むプロトコル処理を高速、且つ正常に実行できるパ
ケット処理装置を提供することにある。

【課題を解決するための手段１ 上記目的を達成するために、本発明では、伝送路に送信
すべきパケット、または伝送路からの受信パケットに対
して所定の処理を施すための複数のプロセッサと、上記
各プロセッサが参照すべき共通情報を記憶するための共
通メモリと、上記伝送路と上記複数のプロセッサとの間
に介在し、空き状態にあるプロセッサに対して処理すべ
きパケットを割当てるインタフェース手段とを有するパ
ケット処理装置において、上記インターフェース手段が
、上記プロセッサにパケットを割当てる時。 該プロセッサによる上記共通情報アクセスの順序制御の
ための制御情報を上記共通メモリに書込み、上記プロセ
ッサはパケット処理の過程で上記制御情報を参照し、所
定の条件が満たされた時に上記共通情報を必要とする処
理を開始し、該処理の終了時点で上記共通メモリ上の制
御情報の１部を更新することを特徴とする。但し、上記
制御情報の書込みは、上記インタフェース手段の代りに
、該インタフェースから処理すべきパケットを受取った
各プロセッサが、パケット処理に先立って自分で行なう
ようにしてもよい。 【作用】 共通情報アクセスの順序制御のための制御情報は、例え
ば、各プロセッサ対応に設けた記憶領域に記憶される処
理パケットの発生順位と対応する第１の数字情報と、共
通情報を参照する処理を終えた直前のパケットの発生順
位と対応する第２の数字情報とからなり９各プロセツサ
は、自分と対応する第１の数字情報と上記第２の数字情
報とを比較することにより、直前のパケットについでの
共通情報を利用した処理が終了した時点で、上記共通情
報を参照したパケット処理動作を開始する。 この場合、各プロセッサｉｔ、上記共通情報の参照を必
要としない処理については、パケットを受取った直後か
ら処１′１１！動作を開始し、順序番号制御や状態制御
の如く先行パケットの処理結果を知る必要のある処理動
作については、上記制御情報に基づいて、直前バケ・Ｉ
トの処理結果が共通情報に反映された後に！Ａ理を開始
する。従って、本発明によれば、複数のプロセッサを並
列的に動作させることにより、バケ・ノド処理を高速化
でき、且つ。 上述した順序制御により、パケット処理時の誤朝断をな
くすことができる。 制御情報の他の形態、および管理の他の形式については
以下に図面を参照して行なわれる本発明の詳細な説明に
おいて詳述する。

【実施例】 以下、本発明の１実施例を図面を参照して説、明する。 第１図は５本発明によるパケット処理装置のシステム構
成の１例を示すブロック図である。 閏において、１は受信回線１２と送信回ｇｉ３に接続さ
れたステーションであり、受信回線１２から受信したパ
ケットの分解、プラグのｔ２識と削除などし行なってパ
ケット分配装置置２に引渡すと共に、パケット分配装置
２から受けたパケットのビット組立、フラグの付加、Ｏ
ビット挿入などを行なって送信回線１３に送出するよう
動作する。 バケ：７　ｈ分配装置１２は、複数の付加パケット処理
装置３Ａ〜３Ｎに接続されており、ステーション１から
パケットを受信すると、空き状態にある付加パケット処
理装置の１つに該受信パケットを引渡すと共に、信号Ｉ
！２１を介して後述する共通メモリ７にパケット処理順
序を示す情報を腎録し、逆に、付加パケット処理装置３
Ａ〜３Ｎから送信すべきパケットを受け取ると、これを
ステーション１に引渡す。 付加パケット処理装置ｉ３Ａ〜３Ｎは、各送受信パケッ
トについて低位のプロトコル処理を行なうためのもので
あり、共通バス１１を介して上位プロトコル処理装置８
および端末インタフェース９と接続され、また、メモリ
バス３４を介して共通メモリ７をアクセスできるように
なっている。 各付加パケット処理装置３Ａ〜３Ｎは、第２図に示す如
く、プロセッサ（ＣＰＵ）３５と、送受信パケットを・
−時的に記憶するためのローカルメモリ（Ｔ、Ｍ）３６
と、共通バス１１と該付加パケット処理装置との闇のイ
ンタフェース回路３７と上記ローカルメモリ３６とパケ
ット分配’３Ｊ　７ｉ　ｌとの間のデータ転送を行なう
ダイレクト・メモリアクセス制御回路（ｉ、３ＭＡＣ）
３８と、該付加パケット処理装置の状態をパケット分配
装置２に通知し、パケット分配装置からのパケット処理
要求の受付、あるいはパケット分配装置へのパケット送
信要求を行なうためのステータス制御回路（ＳＴコント
ローラ）３９とからなっている６上記ＣＰＵ３５として
は、例えば。日立製作所製マイクロプロセッサＨＤ６８
０００を使用することができる７Ｊ：記インタフェース
回路３７は、ｃｐｔ、＋３５が共通バス１］にデータを
送出する場合のバス使用権を確立のための制御や、バス
］−１上のアドレス信号が自処理装置を指定する場合に
バス上のデー・夕を取り込む動作を行なう。上位プロト
コル処理装置８は、上記各付加パケット処理装置が行な
うプロトコル処理よりも上位レベルのプロトコル処理を
行ない、パケット分配処理装置２とは制御信号線３５で
接続されている。また、端末インタフェース９は６＠末
装青１０からデータ送信要求があった時、共通バス１１
の使用権を確立するための制御を行ない、上記共通バス
上のアドレスが自端末を指定する場合、バス」―のデー
タを端末１０に引渡すよう動作する。第１図では、端末
インタフェース９と端末装置１０を１対だけしか示して
いないが、共通バス１１には複数の端末インタフェース
を持続できる。 本実施例において、共通メモリ７は、該メモリをいずれ
かの処理装置がアクセス中か否かを示す情報を記憶する
ためのセマフオア（ＳＥＭ）領域７１と、付加パケット
処理装置３Ａ〜３Ｎの各プロセッサが共通メモリのアク
セスを開始する順序を管理するための領域（ＭＮＧ−Ａ
　ＮＭＮＧ−Ｎ）７２Ａ〜７２Ｎと、パラメータＣＸ、
ＣＹを記憶するための領域７３．７４と、順序番号制御
、状態制御などのために各付加パケット処理装置のプロ
セッサ３５が共通に使用する情報を記憶する共通情報領
域７５とを含んでいる。尚、ＭＮＧ−Ａ〜ＭＮＧ−Ｎは
、それぞれ付加パケット処理装置３Ａ〜３Ｎと対応して
おり、その初期値はＯである。また、パラメータｃｘ、
ｃｙの初期値は、付加パケット処理装置の持続台数Ｎで
あり、これらの値の具体的意味については、第４図〜第
１０図を参照して後述する。 第３図は、ＨＤＬＣフレームの構成を示す。 ＨＤＬＣフレーム４０は、フレームの最初と最後を示す
フラグ・フィールド４１．４６と、宛先アドレス・フィ
ールド４２と、発信元アドレス・フィールド４３と、フ
レームの種別、順序番号、Ｐ／Ｆビットなどを含む制御
フィールド４３と、送信すべき本体データを含む情報フ
ィールド４４と。 誤り・チエツクのためのフレーム・チエツク・シーケン
スを含むＦＣＳフィールド４５からなっている０本発明
の実施例では、各パケットが上記第３図の構成をもつも
のとして、説明する。 パケット分配装置２は、ステーション１からパケットの
受信を通信されると、第４ｍに示すフローチャートに従
って、パケットの受信処理を行なう、パケット分配装置
２は、各付加パケット処理装置３Ａ〜３ＮのＳＴコント
ローラ３９から、それぞれの付加パケット処理装置がパ
ケット処理を実行中か否かを示す状態を知らされており
、これらの状態情報から現在どの付加パケット処理装置
を使えるか判断できるようになっている。 ステーション１からパケットの受信が通知されると（ス
テップ１００）、空き状態の付加パケット処理装置が存
在するか否かを判定しくステップ１０２）、もし空き状
態のものがなければ、ステーション１に対して受信パケ
ットの廃棄を指示しくステップ１０４）、このルーチン
を終了する。 但し、ステーション１側では、ステーション１に内蔵さ
れるバッファ容量に余裕がある限り、受信パケットを一
時的に保持しておき、いずれかの付加パケット処理装置
が空き状態となるまで待つようにしてもよい。判定ステ
ップ１０２で、もし空き状態の付加パケット処理装置が
あれば、そのうちの１つを選択する（ステップ１０６）
、この選択は、装置番号の最も若いもの、あるいは装置
番号の最も大きいものを選べばよく、選択方法に取に制
約はない、ここでは１選択された付加パケット処理装置
の装置番号をβとし、該装置に対応する順序管理領域（
ＭＮＧ−Ａ−ＭＮＧ−Ｎ）７２Ａ〜７２ＮをＭＮＧβと
表わすことにする０次にステップ１０８で、パラメータ
ＣＸの値を更新する。ＣＸの値は、最大値をＮにして、
１，２，３゜・・・・・・、Ｎ、１，２．・・・・・・
の順で変化させる。上記更新されたパラメータＣｘの値
を順序管理領域ＭＮＧβに登録しておき（ステップ１１
０）、装置番号βの付加パケット処理装置３βに信号線
３２を介してパケット受信を通信し、信号線３３を介し
て受信パケットを転送する（ステップ１２０）。 第５図は、上記パケット受信通知に応答して実行される
付加パケット処理装置におけるパケット受信処理の手順
を示す。各プロセッサ３５は、受信パケット中のＦＣ８
４５、アドレス４２、制御コード４３のチエツク等、共
通メモリ７のアクセスを必要としないチエツク動作を行
ない（ステップ２０２）、次に、順序番号制御や状態制
御など、共通情報領域７５のアクセスを要する処理を行
ない（ステップ２０３）、これらが終ると、上位プロト
コル処理装置８にパケットデータの転送を行なう（ステ
ップ２０４）。 一方、上位プロトコル処理装置８からパケットを送信す
る場合は、信号線３５を介して、パケット分配装置２に
パケット送信要求が出される。パケット分配装置１２は
、上記送信要求を受けると、パケット受信時と同様に空
き状態の付加パケット処理装置を選択し、選択した付加
パケット処理装置にパケット送信を通知する。もし、空
き状態の処理装置がなければ、上位プロトコル処理装置
に対してその旨を伝える３ パケット送信の通知を受けた付加パケット処理装置は、
第６図の手順で送信パケットを処理する。 すなわち、インタフェース３７を介して、上位プロトコ
ル処理装置８から送信すべきパケットデータをローカル
メモリ３６に取り込み（ステップ２１２）−次に、順序
番号制御や状態制御など。 共通情報領域７５のアクセスを必要とする処理を行ない
（ステップ２１４Ｌ、最後に、制御フィールド４３、ア
ドレス・フィールド４２．およびＦＣ５４５の作成と付
加、ＳＴコントローラ３９へのパケット送信開始の指示
など、パケットの構成と送信の処理を行なう（ステップ
２１６）。 第７図は、共通情報領域のアクセス処理ルーチン２０４
および２１４の詳細を示すフローチャートである。この
ルーチンでは、先ずＳＥＭ領７１のテスト・アンド・セ
ット（ＴＡＳ）処理を行なう（ステップ２２２）、この
処理は、前述のマイクロプロセッサ６８０００の場合、
ＴＡＳ命令を実行することを意味しており、この処理を
実行すると、直前のＳＥＭ２］、の値がＯ′であれば、
これが“１．″に変更され、直前の値がＩＩ　Ｉ　ＩＩ
の場合は、その値が保持される。尚、Ｔ　Ａ　Ｓ直前の
ＳＥＭの値はプロセッサ内に記憶される。次に、Ｆ記Ｔ
ＡＳ処理直前のＳＥＭの値が１゛″か否かを判定する（
ステップ２２４）。もし、ＳＥＭが１１１１１であれば
、これがｉｔ　Ｏ′ｔになるまでステップ２２２〜２２
４を繰り返す、ＳＥＭ＝“ｏ”であれば、パラメータＣ
Ｙの値が１．２，３．・・・・・・Ｎ、１．２．・・・
・・・の順でＭＮＧβより１だけ小さいか否かを判定す
る（ステップ２２６）。これにより、パケット処理を実
行しようとしている付加パケット処理族Ｗ３βが、共通
情報領域７５をアクセスしてよい順番になったか盃かが
判る。 上記判定結果が「ＮＯ」の場合は、ＳＥＭ７１の値を０
“にして、ステップ２２２に戻る。判定結果がｒＹＥＳ
Ｊの場合は、パラメータＣＹにＭＮＧβの値を入れ（ス
テップ２３０）、ＭＮＧβの値を０に戻し、（ステップ
２３２）、共通情報領域７５をアクセスして目的の制御
動作を行ないくステップ２３４）、ＳＥＭを”Ｏ”　ｋ
：Ｌｌ”　（ステップ２３６）、このルーチンを終了す
る。 第８図は、付加パケット処理装置が４台（３Ａ〜３Ｄ）
の場合を例にとって、各処理装置が実行する第５図の処
理ステップ２０２，２０３゜２０４の関係を示した図で
ある。ｔ１〜ｔ２４はそれぞれ時刻を示し、Ｐ１〜Ｐ、
は受信回線１２からステーション１への到着パケットを
示している。 ステーション１は、パケットｐＸ、　ｐ、、　ｐ３．　
ｐ４が到着すると、これらのパケットは、パケット分配
装置２により、突き状態の付加パケット処理装置３Ａ、
３Ｂ、３Ｃ，３Ｄにそれぞれ分配される。 各付加パケット処理装置に対するパケット受信の通知時
刻をそれぞれ１．、　１．、１４．　１．とすると、こ
れらの付加パケット処理装置は、それぞれ並列的に受信
パケットのチエツク動作２０２を開始する。最初のパケ
ットＰ１を受信した付加パケット処理装置３Ａは、受信
パケットのチエツク動作２０２を終了した時刻ｔ６で、
共通情報領域７５をアクセスしながら処理２０３を開始
し、これが終了した時刻ｔ□。で、上位プロトコル処理
装置８へのデータ転送処理２０４を開始できる。第２の
パケットＰつを受信した付加パケット処理装置３Ｂは、
時刻ｔ７でチエツク動作を終了するが　この時点では処
理装置３Ａが共通情報領域７５をアクセス中であるため
、ＳＥＭ７１が１０″′になるのを待つ。処理装置３Ｂ
は、処理装置３Ａが共通情報領域のアクセスを終了した
時刻し、。で処理２０３を開始し５時刻ｔ１ｚで上位プ
ロトコル処理装置８へのデータ転送を完了する。これと
同様に、付加パケット処理装置３Ｃ，３Ｄは、それぞれ
時刻１．とし、で受信パケットＰ、、Ｐ４のチエツク動
作２０２を終了するが、共通情報領域を直ちにアクセス
することができず、先行する処理装置３Ｂ。 ３Ｃによる処理２０３が終了した時点ｔｉ□、ｔ１４で
、それぞれの処理２０３を開始する。 ステーション１にパケットＰ、が到着した時刻ｔｘ＞で
は、付加パケット処理装置３ＡがパケットＰ１を処理中
で、処理装置３Ｂが空き状態となっているため、このパ
ケットは処理袋！！３Ｂに分配される。また９次のパケ
ットＰ、は、その時点ｔ１ｉで空き状態にある処理装置
３Ａに分配される。 処理装置３Ｂは、パケットＰ、のチエツク動作２０２を
開始し、処理装置３ＤによるパケットＰ４についての処
理２０３の終了を待って、時刻ｔｎｓで処理動作２０３
を開始する。同様に、付加パケット処理装置！３Ａは、
パケットＰ、についての処理２０２を終了した後、処理
装置３Ｂによる処理２０３が終了するのを待ち、時刻ｔ
０で処理動作２０３を開始する１本発明によれば、各付
加パケット処理装置は、パケットＰ□〜ＰＩｌの到着順
に従って、共通情報領域を参照した処理動作を開始する
ため、パケットの受信処理を複数のプロセッサで並列的
に実行したことに起因する混乱はない、尚、パケット分
配装置は、受信パケットを比較的短時間で空き状態の付
加パケット処理装置に分配できるため、空き装置が存在
する限り、ステーション１からの受信パケットを次々と
遅滞なく処理できる。 第９図は、第８図の各時刻ｔ□〜ｔ２゜における共通メ
モリのＭＮＧ−Ａ−ＭＮＧ−Ｄと、パラメータＣＸ、Ｃ
Ｙの値の変化を示したものである。 この例では、パラメータＣＸ、ＣＹの最大値は付加パケ
ット処理装置３Ａ〜３Ｄの台数「４」に合せてあり、パ
ラメータＣＸの値はパケット処理〜Ｐ、の受信の都度更
新され、パラメータＣＹの値は共通情報領域アクセス処
理２０３の開始の都度更新されている。各付加パケット
処理袋［３Ａ〜３Ｄと対応する順序管理領域（ＭＮＧ−
Ａ〜ＭＮＧ−Ｄ）７２Ａ〜７２Ｄには、分配されたパケ
ットの到着順に値が設定され、パラメータＣＹと特定の
関係（（ＣＹＩ　＋１＝ＭＮＧβ）にある処理装置のみ
に共通情報領域のアクセスを許可することにより、順序
番号制御や状態制御等の順序性が保証されている。 以上、本発明の実施例をＨＤＬＣのフレーム送受信手順
を例にとって説明したが１本発明の方法は１例えばＳＤ
Ｉ、Ｃ等、レイヤ２の他のプロトコル処理にも適用でき
る。また、レイヤ２に限らず。 例えばＸ、２５レベル３の如く、より上位のレイヤのプ
ロトコル処理にも適用可能である。 また、実施例では、共通情報領域のアクセス処理を１パ
ケツトに対して１つのまとまった処理う （ルーチン２０４，２１４）として実行したが、これを
複数のルーチンに分割してもよい、この場合、共通メモ
リ７に設ける制御情報の領域７１〜７４と共通情報領域
７５を１分割した共通情報アクセス処理と対応して複数
組用意し、各アクセス処理毎に順序制御するようにすれ
ばよい。また、実施例では、パケット分配装置２が１対
の送受信回線１２．１３との間でパケットの送受信を行
なっているが、この回線数を増加し、１つのパケット分
配装置で複数回線のパケットを処理するようにしてもよ
い。 この場合も、順序制御のための共通メモリ上の情報領域
７１〜７５を回線対応に複数組設け１回線毎に順序制御
できるようにすればよい。 更に、上記実施例では、各付加パケット処理装置で行な
う共通情報領域アクセスの順序制御のための情報登録を
パケット分配装置２が行なっている。しかしながら、こ
の情報登録は、パケット処理を開始する時点で、各付加
パケット処理装置が行なうようにしてもよい、この場合
、共通メモリ７に、ＳＥＭ７１とは別に、もう１つのセ
マフォアＳＥＭＱを用意しておき、パケットを受取った
付加パケット処理装置が、第７図の共通情報領域アクセ
ス処理の代りに、第１０図のフローチャートで示す処理
を実行するようにする。 第１０図において、ステップ２２２〜２２４、及びステ
ップ２２６〜２３６は第７＠と同じである。尚、この例
では、共通情報領域アクセスをしようとしている付加パ
ケット処理装置と対応する順序管理領域をＭ　Ｎ　Ｇ　
ｉて・示しである。ステップ２５０〜２５９は、第′ノ
図の実施例でパケット分配装置２が行なっ−Ｃいたパラ
メータ登録処理に相当するものであり１判定ステップ２
２４で直前のＳＥＭの値が１の場合に実行される。 本発明において、共通情報領域をアクセスする付加パケ
ット処理装置の順番制御は、上述した各実施例以外の方
法も適用できる６例えば、パケット分配装置がｆリカａ
パケット処理装置を選択する都度、該付加パケット・処
理装置の装置番号を共通メモリの所定のテーブル上に順
次登録し、各付加パケット処理装置は、上記テーブルの
先頭に自己の装置番号が来た時に共通情Ｎ領域のアクセ
ス権を得るようにし、共通情報領域のアクセス処理を完
了した時、自己の装置番号をテーブルから消去するよう
にしてもよい、また、上記テーブルをバケシト分配装置
内に保持しておき、共通ｆ′＃報領域ｒクセス処理を開
始ニアようとする付加パケット処理装置が上記パケット
分配装置に間合せ、上記処理を開始してよいか１１にか
のＢＡ答をパケット分配装ｄか卜すようにしてもよい６

【発明の効果】

以上の説明から明らかな如く、本発明によれば、複数の
プロセッサが並列的にパケット処理を行なうとき、各プ
ロセッサが処理パケットの順序に従っζ共通メモリ上の
共通情報領域のアクセス権を得るようにしたため、上記
共通情報領域に記憶された先行パケットの状態情報に基
づいて、１１１序番号制御や状態制御などを要する比較
的高度のプロトコル処理を正常、且つ高速に実行するこ
とができる。従って５本発明によれば、通信エラーの検
出、フロー制御などを確実にした高度の通信処理が口ｆ
能となる。

【図面の簡単な説明】

第１νつは本発明によるパケット処理装置の１実施例を
示すブロック構成図、第２図は第１図における）寸加パ
ケット処理装置！　（３Ａ〜３Ｎ）の構成を示すブロッ
ク図、第３図はパケットの構造の１例を示す図、第４図
は第１図におけるパケット分配装置２の動作を示すフロ
ーチャート、第５図〜第７図は各付加パケット処理装置
（３Ａ〜３Ｎ）の動作を示すノロ−チャート、第８図は
本発明における複数の付加パケット処理装置の並列動作
の様子を説明するための図、第９図は上記並列動作時の
共通メモリ７上の各パラメータの変化の様子を説明する
ための図、第１０図は本発明の他の実施例における付加
パケット処理装置の動作を示すフローチャートである。 １・・ステーション、２・・・パケット分配装置、３Ａ
〜３Ｎ・・・付加パケット処理装置、“７・・・共通メ
そり、８・・・上位プロトコル処理装置、９・・・端末
インタフェース、１０・・・端末装置。

Claims (1)

1. 【特許請求の範囲】 １、それぞれ与えられたパケットに対して所定のプロト
   コル処理を実行する複数のプロセッサと、上記各プロセ
   ッサと共通接続された共通メモリと、上記各プロセッサ
   に共通接続され、通信回路からの受信パケットまたは通
   信回線への送信パケットを上記各プロセッサとの間で受
   け渡しするパケット分配手段とを備えたパケット処理装
   置において、上記共通メモリ上の第１領域に上記各プロ
   セッサが行なうプロトコル処理に必要な共通情報を記憶
   すると共に、上記共通メモリ上の第２領域に上記各プロ
   セッサによる上記第１領域のアクセス順序を特定するた
   めの制御情報を記憶しておき、上記各プロセッサが上記
   第２領域の制御情報に基づいて上記第１領域のアクセス
   権の有無を判断し、上記共通情報を参照したプロトコル
   処理を実行するようにしたことを特徴とするパケット処
   理装置。 ２、前記第２領域に記憶される制御情報は、前記プロセ
   ッサに処理すべきパケットが割り当てられた時に更新さ
   れる第１の制御情報と、各プロセッサが前記第１領域の
   共通情報のアクセス処理を完了した時に更新される第２
   の制御情報とを有し、各プロセッサは上記第１、第２の
   制御情報の関係から前記アクセス権の有無を判断するこ
   とを特徴とする第１項記載のパケット処理装置。 ３、前記パケット分配手段により前記第１の制御情報が
   更新されることを特徴とする第２項記載のパケット処理
   装置。 ４、前記第１の制御情報が、処理すべきパケットを受け
   取った前記プロセッサにより更新されることを特徴とす
   る第２項記載のパケット処理装置。 ５、前記各プロセッサは、処理すべきパケットを受け取
   った時、前記共通情報のアクセスを必要としない処理を
   開始し、上記共通情報のアクセスを要する処理の開始時
   点で前記アクセス権の有無を判断することを特徴とする
   第１項記載のパケット処理装置。 ６、伝送路に送信すべきパケット、または伝送路からの
   受信パケットに対して所定の処理を施すための複数のプ
   ロセッサと、上記各プロセッサが参照すべき共通情報を
   記憶するための共通メモリと、上記伝送路と上記複数の
   プロセッサとの間に介在し、空き状態にあるプロセッサ
   に対して処理すべきパケットを割当てるインタフェース
   手段とを有するパケット処理装置において、上記インタ
   ーフェース手段が、上記プロセッサにパケットを割当て
   る時、該プロセッサによる上記共通情報アクセスの順序
   制御のための制御情報を上記共通メモリに書込み、上記
   プロセッサはパケット処理の過程で上記制御情報を参照
   し、所定の条件が満たされた時に上記共通情報を必要と
   する処理を開始し、該処理の終了時点で上記共通メモリ
   上の制御情報の１部を更新することを特徴とするパケッ
   ト処理装置。 ７、伝送路に送信すべきパケット、または伝送路からの
   受信パケットに対して所定の処理を施すための複数のプ
   ロセッサと、上記各プロセッサが参照すべき共通情報を
   記憶するための共通メモリと、上記伝送路と上記複数の
   プロセッサとの間に介在し、空き状態にあるプロセッサ
   に対して処理すべきパケットを割当てるインタフェース
   手段とを有するパケット処理装置において、上記各プロ
   セッサが、上記インタフェース手段から処理すべきパケ
   ットを受取った時、上記共通メモリに共通情報アクセス
   の順序制御のための制御情報を書込み、パケット処理の
   過程で上記制御情報を参照し、所定の条件が満たされた
   時に上記共通情報を必要とする処理を開始し、該処理の
   終了時点で上記共通メモリ上の制御情報の一部を更新す
   るようにしたことを特徴とするパケット処理装置。 ８、一連の送信パケット又は受信パケットを複数のプロ
   セッサで分担して処理するようにしたパケット処理装置
   において、上記パケット処理のために各プロセッサが参
   照する共通情報を記憶するための共有メモリと、上記各
   プロセッサによる上記共通メモリのアクセス順序を上記
   一連のパケットの順序に合致させるための制御手段とを
   有することを特徴とするパケット処理装置。