JPS5816337A - プラント情報伝送システム - Google Patents
プラント情報伝送システムInfo
- Publication number
- JPS5816337A JPS5816337A JP11345481A JP11345481A JPS5816337A JP S5816337 A JPS5816337 A JP S5816337A JP 11345481 A JP11345481 A JP 11345481A JP 11345481 A JP11345481 A JP 11345481A JP S5816337 A JPS5816337 A JP S5816337A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- processor
- plant
- memory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プラントの計測制御に用いる情報伝送システ
ムに関する。
ムに関する。
第１図は従来から知られている）（−ティライン方式と
呼ばれる情報伝送システムの伝送路構成を示している。
呼ばれる情報伝送システムの伝送路構成を示している。
これは１台の上位処理装置（以下マスターステーション
と呼ぶ）と複数の下位処理装置（以下ローカルステーシ
ョンと呼ぶ）を１本の共通ノくスに分岐状に接続したも
のである。個々のローカルステーション３にはアドレス
が割当てられており、マスターステーション１からロー
カルステーション３に対して情報伝送するときは目的の
ローカルステーション３のアドレスに送信データをつけ
て同時に複数のローカルステーション３に対して送信す
る。
と呼ぶ）と複数の下位処理装置（以下ローカルステーシ
ョンと呼ぶ）を１本の共通ノくスに分岐状に接続したも
のである。個々のローカルステーション３にはアドレス
が割当てられており、マスターステーション１からロー
カルステーション３に対して情報伝送するときは目的の
ローカルステーション３のアドレスに送信データをつけ
て同時に複数のローカルステーション３に対して送信す
る。
自己のアドレスと一致したローカルステーション３のみ
が送信データを受は取る。またロー・カルステーション
３からマスターステーション１’［Ｆｉして情報伝送す
る時は、マスターステーション１から各ローカルステー
ション３に対して、送信要求の有無を順に問い合わせる
際、送信要求のあるローカルステーション３がこれに回
答する信号として、送信データをマスターステルジョン
１に対して送る。ｆｆ１ｌら、マスターステーション１
が常に主導権をもって共通バスの占有制御を行う、・い
わゆる、ポーリング方式をとっている。ここでローカル
ステーション１はプラント６からプロセス入力信号５を
取り込み、マスターステーション１へ伝送すると共に、
マスターステーション１がらの指令によってプラント６
に対しプロセス制御信号４を出力する。マスターステー
ション１はローカルステルジョン３の制御、プラント６
の制御を行う。ソシてマスターステーション１とローカ
ルステーション３との間の情報伝送は共通バス２を介し
て直列伝送によってなされる。
が送信データを受は取る。またロー・カルステーション
３からマスターステーション１’［Ｆｉして情報伝送す
る時は、マスターステーション１から各ローカルステー
ション３に対して、送信要求の有無を順に問い合わせる
際、送信要求のあるローカルステーション３がこれに回
答する信号として、送信データをマスターステルジョン
１に対して送る。ｆｆ１ｌら、マスターステーション１
が常に主導権をもって共通バスの占有制御を行う、・い
わゆる、ポーリング方式をとっている。ここでローカル
ステーション１はプラント６からプロセス入力信号５を
取り込み、マスターステーション１へ伝送すると共に、
マスターステーション１がらの指令によってプラント６
に対しプロセス制御信号４を出力する。マスターステー
ション１はローカルステルジョン３の制御、プラント６
の制御を行う。ソシてマスターステーション１とローカ
ルステーション３との間の情報伝送は共通バス２を介し
て直列伝送によってなされる。
次に第２図にこのようなパーティライン方式を用いたプ
ラント情報伝送システムのローカルステーションの内部
ブロック図を示す。ローカルステーションは、内部バス
１１の占有制御を行うメインプロセッサ７、マスタース
テーションとの伝送制御を行う伝送制御部８、各種プロ
グラムおよびプラント情報を記憶する主メモリ９、プロ
セス入力信号の入出力制御を行う入出力部ｉｏ、ｉ送制
御ハス１９、主メモリハス２０、入出力バス２１から構
成される。メインプロセッサ７は、内部バス１１を介し
て各機能部、即ら、伝送制御部８、主メモリ９、入出力
部１０とデータの送受信を行う。マスターステーション
１とローカルステーション３との情報伝送は、メインプ
ロセッサ７を介さず主メモリ９とマスターステーション
１との間で直接伝送する、いわゆるＤＭＡ （１）ｉｒ
ｅｃｔＭｅｍＯｒｙＡＣＣｅＳＳ）転送によってなされ
る。
ラント情報伝送システムのローカルステーションの内部
ブロック図を示す。ローカルステーションは、内部バス
１１の占有制御を行うメインプロセッサ７、マスタース
テーションとの伝送制御を行う伝送制御部８、各種プロ
グラムおよびプラント情報を記憶する主メモリ９、プロ
セス入力信号の入出力制御を行う入出力部ｉｏ、ｉ送制
御ハス１９、主メモリハス２０、入出力バス２１から構
成される。メインプロセッサ７は、内部バス１１を介し
て各機能部、即ら、伝送制御部８、主メモリ９、入出力
部１０とデータの送受信を行う。マスターステーション
１とローカルステーション３との情報伝送は、メインプ
ロセッサ７を介さず主メモリ９とマスターステーション
１との間で直接伝送する、いわゆるＤＭＡ （１）ｉｒ
ｅｃｔＭｅｍＯｒｙＡＣＣｅＳＳ）転送によってなされ
る。
次にこのＤＭＡ転送の動作を第３図を用いて説明する。
ＤＭＡ転送は、まずＤＭＡ制御を行うＤ Ｍ Ａ コア
トＯ−ラ１４がらメインプロセッサ７へＤＭＡ要求信
号１２が出され、メインプロセッサ７からＤＭＡコント
ローラ１４へＤＭＡ許可信号１３が出されてＤＭＡコン
トローラ１４へ内部バス１１の占有権が移動した後、Ｄ
ＭＡコントローラエ４の制御下で行われる。またここで
、各機能部のアクセスタイムについては第４図の如くな
っている。
トＯ−ラ１４がらメインプロセッサ７へＤＭＡ要求信
号１２が出され、メインプロセッサ７からＤＭＡコント
ローラ１４へＤＭＡ許可信号１３が出されてＤＭＡコン
トローラ１４へ内部バス１１の占有権が移動した後、Ｄ
ＭＡコントローラエ４の制御下で行われる。またここで
、各機能部のアクセスタイムについては第４図の如くな
っている。
このような構成にあってはデータ転送時間は、最悪時入
出力部アクセスタイム１． とメモリアクセスタイムｔ
２の和となり、転送速度は遅くなる。
出力部アクセスタイム１． とメモリアクセスタイムｔ
２の和となり、転送速度は遅くなる。
その理由は、実際のデータ転送時間、即し、メモリアク
セスタイムｔ２と、偶然優先順位の高い入出力命令が発
生した場合、メインプロセッサ７け入出力命令を実行す
るだめ内部バス１１を占有するのでその時の待ら時間、
即し、入出カ部アクセスタイムｔ１°の和となるからで
ある。通常、入出力部にはＡ／Ｄ変換器等の長時間処理
を行う素子を用いる為ｔ１はｔ２の数倍長くなり、この
待ら時間によってデータ転送時間はがなり長いものとな
ってしまう。
セスタイムｔ２と、偶然優先順位の高い入出力命令が発
生した場合、メインプロセッサ７け入出力命令を実行す
るだめ内部バス１１を占有するのでその時の待ら時間、
即し、入出カ部アクセスタイムｔ１°の和となるからで
ある。通常、入出力部にはＡ／Ｄ変換器等の長時間処理
を行う素子を用いる為ｔ１はｔ２の数倍長くなり、この
待ら時間によってデータ転送時間はがなり長いものとな
ってしまう。
尚、このようなシステムにあっけ急変するプロセスの状
態を滞りなく捕える為に入出力命令の優先順位を高くし
ている。
態を滞りなく捕える為に入出力命令の優先順位を高くし
ている。
このような構成のプラント情報伝送システムにあっては
急変するプロセスの情報収集と情報伝送の高速性を両立
させてプロセスへの応答性を確保することに限界が生じ
るという欠点を有する。
急変するプロセスの情報収集と情報伝送の高速性を両立
させてプロセスへの応答性を確保することに限界が生じ
るという欠点を有する。
本発明はこのような状況に鑑みてなされたものであり、
その目的とするところは、高頻度にプロセス信号を嘔り
込むと共に高速伝送が可能なプラント情報伝送システム
を提供することにある。
その目的とするところは、高頻度にプロセス信号を嘔り
込むと共に高速伝送が可能なプラント情報伝送システム
を提供することにある。
本発明の特徴は、伝送専用のプロセッサ１７と伝送専用
のメモリ１８を設はメインプロセッサ７と主メモリ９と
は別に伝送専用に働かせることによって従来の欠点を解
消したものである。
のメモリ１８を設はメインプロセッサ７と主メモリ９と
は別に伝送専用に働かせることによって従来の欠点を解
消したものである。
次に本発明の一実殉例について説明する。第５図は本発
明の一実施例を示すブロック図である、第３図１の従来
例に加え伝送専用のプロセッサ１７、伝送専用のメモリ
１８を備えている。
明の一実施例を示すブロック図である、第３図１の従来
例に加え伝送専用のプロセッサ１７、伝送専用のメモリ
１８を備えている。
本ｔｌ［においては、ＤＭＡ転送時の転送データのやり
とりはローカルステーション３内の伝送専用メモリ１８
とマスターステーション１とで行われるため、メインプ
ロセッサ７が入出力命令を実行するしないにかかわらず
、それとは無関係にＬ）ＭＡＡ転送できる。したがって
Ｄ Ｍ Ａ転送のデータ転送時間はｔ２とすることがで
き、待も時間のない高速のデータ転送が可能となる。ま
た本実癩例における伝送専用のプロセッサ１７はマスタ
ーステーションからの送信データの一部である各ローカ
ルステーション３のアドレスの比較一致ｉ算を行うなど
、従来例においてはメインプロセッサ７がすべて行って
いた伝送制御に関する処理を、伝送専用のプロセッサ１
７が一括して和尚しメインプロセッサ７の負荷軽減を行
うことにより、メインプロセッサ７は更に複雑なプロセ
ス信号の入出力処理を行うことが可能となり、プラント
情報伝送システムの処理性能を大幅に向上させることが
できる。
とりはローカルステーション３内の伝送専用メモリ１８
とマスターステーション１とで行われるため、メインプ
ロセッサ７が入出力命令を実行するしないにかかわらず
、それとは無関係にＬ）ＭＡＡ転送できる。したがって
Ｄ Ｍ Ａ転送のデータ転送時間はｔ２とすることがで
き、待も時間のない高速のデータ転送が可能となる。ま
た本実癩例における伝送専用のプロセッサ１７はマスタ
ーステーションからの送信データの一部である各ローカ
ルステーション３のアドレスの比較一致ｉ算を行うなど
、従来例においてはメインプロセッサ７がすべて行って
いた伝送制御に関する処理を、伝送専用のプロセッサ１
７が一括して和尚しメインプロセッサ７の負荷軽減を行
うことにより、メインプロセッサ７は更に複雑なプロセ
ス信号の入出力処理を行うことが可能となり、プラント
情報伝送システムの処理性能を大幅に向上させることが
できる。
以上の如く、本発明の一実施例によれば、メインプロセ
ッサ７が入出力命令を実行する時も、待う時間カナ＜
、マスターステーション１、ローカルステーション３間
の情報伝送が可能となり、プラント情報伝送システムの
大幅な高速化が実現できる。
ッサ７が入出力命令を実行する時も、待う時間カナ＜
、マスターステーション１、ローカルステーション３間
の情報伝送が可能となり、プラント情報伝送システムの
大幅な高速化が実現できる。
第１図は従来のプラント情報伝送システムのブロック図
、第２図は第１図のローカルステーションの内部ブロッ
ク図、第３図、第４図はそれぞれ第２図のローカルステ
ーションのＤＭＡ転送動作説明図、第５図は本発明のプ
ラント情報伝送システムの実施例のブロック図である。 ７・・・メインプロセッサ、８・・・伝送制御部、９・
・・主メモリ、１０・・・入出力部、１１・・・内部バ
ス、１２・・・ＤＭＡ°要求信号、１３・・・ＤＭＡ許
可信号、１４・・・ＤＭＡコントローラ、馬５・・・送
受信部、１６・・・バスバッファ、１７・・・伝送用プ
ロセッサ、１８・・・伝送用メモリ、１９・・・伝送制
御バス、２０・・・主メモリバス、２１・・・入出力バ
ス、２２・・・送受信部ＤＭＡコントローラ間信号、２
３・・・伝送制御内部バス、２４・パスバッファ制（財
）信号、２５・・・伝送茅ｌ ロ Ｖ、２目 マスターステーうクン ！Ｊ３ 目 茅４ 口 所用を 第５ 目 アロｔス
、第２図は第１図のローカルステーションの内部ブロッ
ク図、第３図、第４図はそれぞれ第２図のローカルステ
ーションのＤＭＡ転送動作説明図、第５図は本発明のプ
ラント情報伝送システムの実施例のブロック図である。 ７・・・メインプロセッサ、８・・・伝送制御部、９・
・・主メモリ、１０・・・入出力部、１１・・・内部バ
ス、１２・・・ＤＭＡ°要求信号、１３・・・ＤＭＡ許
可信号、１４・・・ＤＭＡコントローラ、馬５・・・送
受信部、１６・・・バスバッファ、１７・・・伝送用プ
ロセッサ、１８・・・伝送用メモリ、１９・・・伝送制
御バス、２０・・・主メモリバス、２１・・・入出力バ
ス、２２・・・送受信部ＤＭＡコントローラ間信号、２
３・・・伝送制御内部バス、２４・パスバッファ制（財
）信号、２５・・・伝送茅ｌ ロ Ｖ、２目 マスターステーうクン ！Ｊ３ 目 茅４ 口 所用を 第５ 目 アロｔス
Claims (1)
- １、 プラント計沖」信号を処理し、プラント制御信号
を発生する１台のマスターステーションと、上記プラン
ト計測信号および上記プラント制御信号を伝送する伝送
路と、ローカルステーション内部の制御を行うプロセッ
サ部とデータおよびプログラムを記憶するメモリ部と上
記プラント計測信号を取り込みプラント制御信号をプラ
ントに出力する入出力部と上記マスターステーションと
の伝送制御を行う伝送制御部とプロセッサ部、メモリ部
、入出力部、伝送制御部を結ぶローカルステーション内
部バスとを有する複数台のローカルステーションとから
構成され、上記伝送路に上記ローカルステーションがパ
ーティライン状に結合してなるプラント情報伝送システ
ムにおいて、上記ローカルステーション内の伝送制御部
内に少なくとも１つのマスターステーションとの伝送制
御専用のプロセッサと、伝送データおよび上記伝送制御
専用プロセッサの動作プログラムを格納する少なくとも
１つの伝送専用メモリとを有し、マスターステーション
とローカルステーションとのデータ伝送時には、上記ロ
ーカルステーション内部ノ（スを介在せずマスターステ
ーションと上記伝送専用メモリとの間で直接伝送するこ
とを特徴とするプラント情報伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11345481A JPS5816337A (ja) | 1981-07-22 | 1981-07-22 | プラント情報伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11345481A JPS5816337A (ja) | 1981-07-22 | 1981-07-22 | プラント情報伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5816337A true JPS5816337A (ja) | 1983-01-31 |
Family
ID=14612639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11345481A Pending JPS5816337A (ja) | 1981-07-22 | 1981-07-22 | プラント情報伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816337A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091475A (ja) * | 1983-09-19 | 1985-05-22 | シーメンス、アクチエンゲゼルシヤフト | ストアドプログラム式自動化装置 |
| JPS60107167A (ja) * | 1983-11-15 | 1985-06-12 | Toshiba Corp | デ−タ伝送装置 |
| US4538344A (en) * | 1983-02-22 | 1985-09-03 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming electrode/wiring layer |
| US4569123A (en) * | 1983-09-09 | 1986-02-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device utilizing simultaneous diffusion from an ion implanted polysilicon layer |
-
1981
- 1981-07-22 JP JP11345481A patent/JPS5816337A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4538344A (en) * | 1983-02-22 | 1985-09-03 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of forming electrode/wiring layer |
| US4569123A (en) * | 1983-09-09 | 1986-02-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device utilizing simultaneous diffusion from an ion implanted polysilicon layer |
| JPS6091475A (ja) * | 1983-09-19 | 1985-05-22 | シーメンス、アクチエンゲゼルシヤフト | ストアドプログラム式自動化装置 |
| JPS60107167A (ja) * | 1983-11-15 | 1985-06-12 | Toshiba Corp | デ−タ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4245307A (en) | Controller for data processing system | |
| US6782439B2 (en) | Bus system and execution scheduling method for access commands thereof | |
| JPH04346151A (ja) | データ処理装置及びファクシミリ装置 | |
| JPH01162967A (ja) | 割込み処理方法及び装置 | |
| US7315913B2 (en) | CPU system, bus bridge, control method therefor, and computer system | |
| JPH07210519A (ja) | データ転送制御方法および送受信制御装置 | |
| JPS5816337A (ja) | プラント情報伝送システム | |
| US6523077B1 (en) | Data processing apparatus and data processing method accessing a plurality of memories in parallel | |
| GB2096369A (en) | Decentralized data processing system of modular construction | |
| JP2022123826A (ja) | データ処理装置及びデータ処理システム | |
| US7047284B1 (en) | Transfer request bus node for transfer controller with hub and ports | |
| JPS599767A (ja) | マルチプロセツサ装置 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPS6298444A (ja) | デ−タ通信方式 | |
| JP3098550B2 (ja) | バス制御方式 | |
| JPS58169660A (ja) | マルチプロセツサシステムの構成方法 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH06161951A (ja) | バス制御方式 | |
| JP3146862B2 (ja) | 単方向ループ型伝送回路 | |
| JPH06224975A (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH0113575B2 (ja) | ||
| JPS62200947A (ja) | バス中継装置 | |
| JPS61267850A (ja) | 共通バス制御方式 | |
| JPH02244852A (ja) | パケット処理装置 | |
| JPS63197260A (ja) | 記憶装置制御方式 |