JPH07210519A - データ転送制御方法および送受信制御装置 - Google Patents

データ転送制御方法および送受信制御装置

Info

Publication number
JPH07210519A
JPH07210519A JP6006159A JP615994A JPH07210519A JP H07210519 A JPH07210519 A JP H07210519A JP 6006159 A JP6006159 A JP 6006159A JP 615994 A JP615994 A JP 615994A JP H07210519 A JPH07210519 A JP H07210519A
Authority
JP
Japan
Prior art keywords
data transfer
transfer
response
command
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6006159A
Other languages
English (en)
Other versions
JP3639319B2 (ja
Inventor
Kenji Horie
健志 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP00615994A priority Critical patent/JP3639319B2/ja
Publication of JPH07210519A publication Critical patent/JPH07210519A/ja
Priority to US08/801,183 priority patent/US5790398A/en
Application granted granted Critical
Publication of JP3639319B2 publication Critical patent/JP3639319B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【目的】複数のプロセッサを相互結合網で接続した並列
計算機システムにおけるデータ転送制御方法および送受
信制御装置に関し,複数のデータ転送を連続して行った
場合でも,それらのデータ転送の完了等を効率的に確認
できるようにすることを目的とする。 【構成】転送要求コマンド内に,転送確認フラグ,転送
バリアフラグを設ける。また,送受信制御装置10内に転
送要求回数をカウントする転送カウンタ14を設け,転送
完了の確認を必要とすることを示す転送確認フラグがア
クティブであるデータ転送要求コマンドを実行するとき
に転送カウンタ14をインクリメントし,その転送が完了
すると転送カウンタ14をデクリメントする。その転送カ
ウンタ14の値により,転送完了を確認する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,複数のプロセッサを相
互結合網で接続した並列計算機システムにおいて,デー
タ転送の完了またはデータが送信先プロセッサに転送さ
れたことを確認できるようにしたデータ転送制御方法お
よび送受信制御装置に関する。
【0002】並列計算機システムにおいては,各プロセ
ッサが同期をとって行わなければならない処理が頻繁に
現れ,これに伴って,プロセッサ間通信におけるデータ
転送の完了またはデータが送信先プロセッサに転送され
たことを確認することが必要になる場合が多くある。そ
のための効率的な確認手段が必要になる。
【0003】
【従来の技術】並列計算機においては,プロセッサ間の
データ転送は全体の性能に大きく影響する。転送のオー
バヘッドを削減する一つの方法として,データ転送を制
御する送受信制御装置を設け,プロセッサが,送受信制
御装置にデータ転送要求をデータ転送要求コマンドとし
て発行し,プロセッサ自身は他の処理を行う方法が用い
られる。
【0004】従来,このような並列計算機システムで
は,データ転送要求をするプロセッサが,特に複数の要
求をまとめて出した場合に,それらのデータ転送の完了
および応答メッセージの受信を,効率的に知る手段がな
かった。そのため,例えばあるプロセッサAが,他の3
台のプロセッサB,C,Dにデータを転送することを送
受信制御装置に要求した場合,送受信制御装置がそのデ
ータ転送をいつ完了したかを知ることはできなかった。
また,あるプロセッサAが他の3台のプロセッサB,
C,Dに対して応答を必要とするデータ転送を行い,そ
れらのすべてのプロセッサB,C,Dから応答が返った
ことを確認しようとした場合に,プロセッサAは,受信
した応答を解析して,一つ一つどこからの応答であるか
を調べ,管理しなければならなかった。または,時間監
視を行い,ある一定時間が経過したときに転送が完了し
たものとして,もしくは応答を受領したものとして処理
を進める必要があった。
【0005】
【発明が解決しようとする課題】以上のように従来技術
では,データ転送要求をするプロセッサがデータ転送の
完了および応答(メッセージ)の受信を効率的に知る手
段がなかった。データ転送の確認をしないでそのまま処
理を続行した場合,転送プロセッサでは,まだ転送され
ていない領域にデータを書き込む可能性がある。また,
複数のデータ転送を行った後,プロセッサ全体でバリア
同期をとり,次の処理に入るという並列処理において
は,データ転送を行ったプロセッサは,自分が転送した
データが送信先プロセッサに確実に到着していることを
保証する必要がある。そうしないと,例えば送信先プロ
セッサでは,データ転送が完了していない古いデータを
読み込む可能性があるからである。
【0006】また,複数のプロセッサにデータ転送を行
う場合に,データ転送を一つずつ行い,各データ転送ご
とに転送完了または応答受信の確認をとって,次のプロ
セッサへのデータ転送へ移るようにすることも考えられ
るが,その場合,データ転送時間が長くかかるという問
題がある。
【0007】本発明は上記問題点の解決を図り,並列計
算機システムにおけるプロセッサ間通信において,複数
のデータ転送を連続して行った場合でも,それらのデー
タ転送の完了またはデータが送信先プロセッサに転送さ
れたことを効率的に確認する有効な手段を与えることを
目的とする。
【0008】
【課題を解決するための手段】本発明は,例えば図2に
示すような複数のプロセッサ30を相互結合網(ネット
ワーク)33で結合した並列計算機システムにおいて,
図1に示すような送受信制御装置10を用いる。送受信
制御装置10は,中央処理装置(CPU)31からのデ
ータ転送要求コマンドによるデータ転送要求により,相
互結合網33を介して他のプロセッサ30へデータを転
送する制御を行うものである。データ転送先は自プロセ
ッサでもよい。
【0009】送受信制御装置10は,転送要求回数をカ
ウントする転送カウンタ14を持ち,転送完了の確認を
必要とすることを示す転送確認フラグがアクティブであ
るデータ転送要求コマンドを実行するときに転送カウン
タ14をインクリメントし,その転送が完了すると転送
カウンタ14をデクリメントする。転送カウンタ14の
初期値が0であるとすると,転送要求回数がカウントさ
れた後,転送カウンタ14が0になったかどうかにより
転送完了を確認することができる。
【0010】また,送受信制御装置10は,応答要求回
数をカウントする応答カウンタ17を持ち,応答受信の
確認を必要とすることを示す応答要求フラグがアクティ
ブであるデータ転送要求コマンドを実行するときに応答
カウンタ17をインクリメントし,それに対する応答を
受信すると応答カウンタ17をデクリメントする。応答
カウンタ17の初期値が0であるとすると,応答要求回
数がカウントされた後,応答カウンタ17が0になった
かどうかにより全応答の受信を確認することができる。
【0011】転送カウンタ14,応答カウンタ17によ
るデータ転送の完了またはデータが送信先プロセッサに
転送されたことを,CPU31が認識できるようにする
ため,CPU31が発行するデータ転送要求コマンドに
は,送受信制御装置10に対する指示手段として,以下
のようなフラグが設けられる。
【0012】(1)転送確認フラグ 転送確認フラグは,そのフラグが設定されたデータ転送
要求コマンドが転送完了の確認を必要とするコマンドで
あることを示すものである。
【0013】(2)転送バリアフラグ 転送バリアフラグは,そのフラグが設定されたデータ転
送要求コマンドを実行する場合,そのコマンド以前に発
行された転送の完了を待つことを指示するものである。
すなわち,転送バリアフラグが有効であるときには,そ
のコマンド以前のデータ転送がすべて完了してから,そ
のデータ転送要求コマンドによる次の転送を開始する。
ここで待ち合わせの対象となる先行コマンドは,転送確
認フラグが設定されたデータ転送要求コマンドである
が,転送確認フラグを設けずに,すべての先行するデー
タ転送要求コマンドを待ち合わせの対象としてもよい。
【0014】(3)応答要求フラグ 応答要求フラグは,送信先プロセッサにデータの転送が
完了したことを示す応答メッセージを,送信先プロセッ
サから返答してもらうことを要求するフラグであって,
応答受信の確認を必要とすることを示すものである。
【0015】(4)応答バリアフラグ 応答バリアフラグは,そのフラグが設定されたデータ転
送要求コマンドを実行する場合,そのコマンド以前に発
行されたコマンドに対する転送のすべての応答を待つこ
とを指示するものである。すなわち,応答バリアフラグ
が有効であるときには,そのコマンド以前のデータ転送
に対する応答をすべて受信してから,そのデータ転送要
求による次の転送を開始する。ここで待ち合わせの対象
となる先行コマンドは,応答要求フラグが設定されたデ
ータ転送要求コマンドであるが,応答要求フラグを設け
ずに,すべての先行するデータ転送要求コマンドを待ち
合わせの対象としてもよい。
【0016】(5)割り込みフラグ 割り込みフラグは,そのフラグが設定されたデータ転送
要求コマンドが実行されたときに,割り込みを発生させ
ることを指示するものである。
【0017】CPU31は,転送バリアフラグがアクテ
ィブで,メモリ32にデータを書き込むデータ転送要求
コマンドを発行することより,データ転送完了をメモリ
32上のデータで知ることができる。
【0018】他の方法として,CPU31は,転送バリ
アフラグがアクティブで,割り込みを発生させる割り込
みフラグがアクティブで,転送を行わない転送要求コマ
ンドを発行することより,データ転送完了を割り込みで
知ることができる。
【0019】また,CPU31は,応答バリアフラグが
アクティブで,メモリ32にデータを書き込むデータ転
送要求コマンドを発行することにより,データ転送に対
する応答をすべて受信したことをメモリ32上のデータ
で知ることができる。
【0020】他の方法として,CPU31は,応答バリ
アフラグがアクティブで,割り込みを発生させる割り込
みフラグがアクティブで,転送を行わない転送要求コマ
ンドを発行することにより,データ転送に対する応答を
すべて受信したことを割り込みで知ることができる。
【0021】転送カウンタ14または応答カウンタ17
は,転送するデータの種類に応じて複数設けるようにし
てもよい。転送カウンタ14または応答カウンタ17を
複数設けた場合には,前述したフラグを転送カウンタ1
4または応答カウンタ17ごとに設けるか,またはデー
タ転送要求コマンド内にどの転送カウンタ14または応
答カウンタ17を対象とするかの識別情報を設けること
などにより,必要とするデータ転送の完了または応答の
受信だけを待ち合わせる。
【0022】
【作用】本発明は,例えば以下のように実現される。 1.データ転送要求コマンド内にそのコマンド以前の転
送の完了を待つことを指示する転送バリアフラグを持つ
ことにより,そのコマンド以前のデータ転送がすべて完
了してから次の転送を開始することを可能とする。
【0023】2.データ転送要求コマンド内にそのコマ
ンド以前の転送の応答を待つことを指示する応答バリア
フラグを持つことにより,そのコマンド以前のデータ転
送を送信先プロセッサが受け取ったことを確認してから
次の転送を開始することを可能とする。
【0024】3.データ転送要求コマンド内に転送確認
フラグを持つことにより,転送制御部13に対し,デー
タ転送完了の確認が必要であることを要求できるように
する。
【0025】4.データ転送要求コマンド内に応答要求
フラグを持つことにより,送信先プロセッサにデータの
転送が完了したことを示す応答(メッセージ)を,送信
先プロセッサから返答してもらうことを要求する。
【0026】5.転送カウンタ14を持ち,転送完了の
確認を必要とする(転送確認フラグがアクティブな)デ
ータ転送要求コマンドが実行されると,転送カウンタ1
4をインクリメントし,転送が完了すると転送カウンタ
14をデクリメントすることにより,転送完了の確認を
必要とするデータ転送要求コマンドに対する転送が完了
したことを確認する。
【0027】6.応答カウンタ17を持ち,応答を必要
とする(応答要求フラグがアクティブな)データ転送要
求コマンドが実行されると,応答カウンタ17をインク
リメントし,応答を受信すると応答カウンタ17をデク
リメントすることにより,応答を必要とするデータ転送
要求コマンドに対する応答をすべて受信したことを確認
する。
【0028】7.転送バリアフラグがアクティブなデー
タ転送要求コマンドにおいて,転送カウンタ14が0に
なるまで待ち合わせ,先行コマンドの転送完了を待ち合
わせる。
【0029】8.応答バリアフラグがアクティブなデー
タ転送要求コマンドにおいて,応答カウンタ17が0に
なるまで待ち合わせ,先行コマンドの転送に対する応答
を待ち合わせる。
【0030】9.転送バリアフラグがアクティブで,メ
モリ32にデータを書き込むデータ転送要求コマンドを
発行することにより,データ転送完了をメモリ32上の
データで知ることを可能とする。
【0031】10.応答バリアフラグがアクティブで,
メモリ32にデータを書き込むデータ転送要求コマンド
を発行することにより,データ転送に対する応答をすべ
て受信したことをメモリ32上のデータで知ることを可
能とする。
【0032】11.転送バリアフラグがアクティブで,
割り込みを発生させる割り込みフラグがアクティブで,
転送を行わない転送要求コマンドを発行することより,
データ転送完了を割り込みによって知ることを可能とす
る。
【0033】12.応答バリアフラグがアクティブで,
割り込みを発生させる割り込みフラグがアクティブで,
転送を行わない転送要求コマンドを発行することによ
り,データ転送に対する応答をすべて受信したことを割
り込みによって知ることを可能とする。
【0034】13.転送カウンタ14を複数持ち,デー
タ転送要求コマンド内に対象とする転送カウンタ14を
示す転送確認フラグを持ち,対象とする転送カウンタ1
4を示す転送バリアフラグを持つことにより,必要とす
るデータ転送の完了だけを待ち合わせることを可能とす
る。
【0035】14.応答カウンタ17を複数持ち,デー
タ転送要求コマンド内に対象とする応答カウンタ17を
示す応答要求フラグを持ち,対象とする応答カウンタ1
7を示す応答バリアフラグを持つことにより,必要とす
るデータ転送の応答だけを待ち合わせることを可能とす
る。
【0036】
【実施例】図1は本発明の実施例に係る送受信制御装置
のブロック図,図2は本発明を適用する並列計算機シス
テムの構成例を示す。
【0037】例えば図2に示すように,各プロセッサ3
0は,中央処理装置(CPU)31,メモリ32,送受
信制御装置10から構成され,相互結合網(ネットワー
ク)33を介してデータ転送を行う。
【0038】図1に示す送受信制御装置10において,
転送要求コマンドキュー11は,CPU31からのデー
タ転送要求コマンドを,FIFO(First In First Ou
t)により処理するためにキューイングするものであ
る。コマンド処理部12は,転送要求コマンドキュー1
1からデータ転送要求コマンドをデキューイングし,そ
のコマンドを解釈して処理するものである。転送制御部
13は,データ転送要求コマンドが他のプロセッサ30
への転送要求である場合に,コマンド処理部12からの
依頼により,メモリ制御部16を介してメモリ32から
読み出したデータを,相互結合網33によって他のプロ
セッサ30に転送する制御を行うものである。一つまた
は複数のデータ転送を行うことができる。転送カウンタ
14は,転送要求回数をカウントする計数手段である。
【0039】メモリ制御部16は,メモリ32への転送
データの書き込み,およびメモリ32からの転送データ
の読み出しを制御するものである。応答カウンタ17
は,応答要求回数をカウントする計数手段である。受信
バッファ18は,相互結合網33を介して送られてきた
メッセージを一時的に格納するバッファである。受信制
御部19は,受信したメッセージを解釈し,転送データ
についてはメモリ制御部16を介してメモリ32へ書き
込み,また,応答が必要なメッセージについてはそれに
対する応答コマンドを応答コマンドキュー20にキュー
イングする制御を行うものである。コマンド処理部21
は,応答コマンドキュー20から応答コマンドをデキュ
ーイングして,転送制御部22を起動するものである。
転送制御部22は,応答メッセージを相互結合網33を
介してデータ転送元のプロセッサ30へ返送する制御を
行うものである。
【0040】なお,コマンド処理部12とコマンド処理
部21,転送制御部13と転送制御部22とは,それぞ
れ共通化してもよい。送受信制御装置10が扱うコマン
ドのフォーマットは,例えば図3に示すようになってい
る。
【0041】データ転送要求コマンドは,図3(A)に
示すように,データ転送要求であることを示すコマンド
識別子(PUT)と,各種フラグと,送信相手のプロセ
ッサを示す送信先プロセッサIDと,自プロセッサの識
別子である送信元プロセッサIDと,メッセージ転送サ
イズと,転送データが格納されている送信元のメモリア
ドレスと,転送データを格納する送信先のメモリアドレ
スとからなる。各種フラグとしては,転送確認フラグ,
応答要求フラグ,転送バリアフラグ,応答バリアフラ
グ,割り込みフラグ等がある。
【0042】応答要求フラグが“1”であるデータ転送
要求コマンドを受信したプロセッサが応答する応答コマ
ンドは,図3(B)に示すように,応答であることを示
すコマンド識別子(ACK)と,応答の送信先プロセッ
サID(すなわち,データ転送要求コマンドを発行した
プロセッサの識別子)とからなる。
【0043】他に,特別なデータ転送要求コマンドであ
って,実際にはデータ転送をしないことを示すNOPコ
マンドがある。NOPコマンドは,図3(C)に示すよ
うに,データ転送をしないことを示すコマンド識別子
(NOP)と,図3(A)と同様な各種フラグとからな
る。
【0044】図1に示すコマンド処理部12,21は,
図3に示すコマンドに対して,図4に示す処理を行う。
処理401により,転送要求コマンドキュー11または
応答コマンドキュー20から,送信要求のコマンドを取
り出す。処理402によりコマンド種別を判定し,コマ
ンドがACKであれば,処理403によって,転送制御
部22に対し応答コマンドの送信を依頼する。その後,
コマンド処理を終了する。
【0045】コマンドがデータ転送要求コマンドまたは
NOPコマンドであれば,処理404により,そのコマ
ンドにおける応答バリアフラグが“1”であるかどうか
を判定する。応答バリアフラグが“0”であれば,処理
406へ進む。応答バリアフラグが“1”であれば,処
理405により,応答カウンタ17が0になるまで次の
処理を待ち合わせる。
【0046】処理406では,転送バリアフラグが
“1”であるかどうかを判定する。転送バリアフラグが
“0”であれば,処理408へ進む。転送バリアフラグ
が“1”であれば,処理407により,転送カウンタ1
4が0になるまで次の処理を待ち合わせる。
【0047】処理408では,応答要求フラグが“1”
であるかどうかを判定する。応答要求フラグが“0”で
あれば,処理410へ進む。応答要求フラグが“1”で
あれば,処理409により,応答カウンタ17をインク
リメントする。
【0048】処理410では,転送確認フラグが“1”
であるかどうかを判定する。転送確認フラグが“0”で
あれば,処理412へ進む。転送確認フラグが“1”で
あれば,処理411により,転送カウンタ14をインク
リメントする。
【0049】次に,処理412では,コマンドがNOP
コマンドであるかどうかを判定する。NOPコマンドで
あれば,処理413をスキップし,処理414へ進む。
NOPコマンドでない場合には,処理413により,転
送制御部13に対してデータ転送を依頼する。
【0050】処理414では,割り込みフラグが“1”
であるかどうかを判定する。割り込みフラグが“0”で
あれば,コマンド処理を終了する。割り込みフラグが
“1”であれば,処理415により,CPU31に対す
る割り込み信号を出力し割り込み要求を行う。その後,
処理を終了する。
【0051】図1に示す受信制御部19は,図5に示す
ように,受信したメッセージの種類に応じて以下の処理
を行う。まず,処理501により,受信バッファ18か
ら受信コマンドを取り出す。そして,処理502により
コマンド種別を判定し,コマンドがACKであれば,処
理503によって,応答カウンタ17をデクリメントす
る。その後,処理を終了する。
【0052】コマンド種別がACKでない(応答コマン
ドでない)場合,処理504により,メッセージ転送サ
イズが0であるかどうかを判定し,メッセージ転送サイ
ズが0になるまで,処理505,処理506を繰り返
す。メッセージ転送サイズが0になったならば,処理5
07へ進む。
【0053】処理505では,送信先アドレスとして指
定されたメモリ32のアドレスに,メモリ制御部16を
介してデータを書き込む。そして,処理506によりメ
ッセージ転送サイズをデクリメントする。
【0054】データの書き込みが終了したならば,処理
507により,応答要求フラグが“1”であるかどうか
を判定する。応答要求フラグが“0”であれば,処理を
終了する。応答要求フラグが“1”であれば,処理50
8により応答コマンドを発行し,応答コマンドキュー2
0にキューイングする。その後,処理を終了する。
【0055】図1に示す転送制御部13は,コマンド処
理部12からのデータ転送依頼に対し,図6に示すよう
な処理を行う。転送制御部22の処理も同様である。処
理601により,コマンド処理部12からのデータ転送
依頼を受け付けたならば,以下の処理を行う。処理60
2により,メッセージ転送サイズが0であるかどうかを
判定し,メッセージ転送サイズが0になるまで,処理6
03,処理604を繰り返す。メッセージ転送サイズが
0になったならば,処理605へ進む。
【0056】処理603では,送信元アドレスとして指
定されたメモリ32のアドレスから,メモリ制御部16
を介してデータを読み出し,相互結合網33へ送信す
る。なお,送信先プロセッサIDが自プロセッサであれ
ば,送信先アドレスとして指定されたメモリ32のアド
レスに,データを書き込む。次に,処理604によりメ
ッセージ転送サイズをデクリメントする。
【0057】データの転送が終了したならば,処理60
5により,転送確認フラグが“1”であるかどうかを判
定する。転送確認フラグが“0”であれば,処理を終了
する。転送確認フラグが“1”であれば,処理606に
より転送カウンタ14をデクリメントし,処理を終了す
る。
【0058】CPU31は,例えば次のようにデータ転
送要求コマンドを使用し,他のプロセッサへのデータ転
送が完了したことを確認することができる。データの送
信先プロセッサとして,A,B,Cのプロセッサがあっ
たとする。
【0059】まず,自プロセッサのメモリ32における
同期用に確保した任意のデータ領域を0に初期化する。
そして,次のようなデータ転送要求コマンドを順次発行
する。
【0060】1.プロセッサAへのデータ転送要求(転
送確認フラグ=1)を発行。 2.プロセッサBへのデータ転送要求(転送確認フラグ
=1)を発行。 3.プロセッサCへのデータ転送要求(転送確認フラグ
=1)を発行。
【0061】4.自プロセッサへのデータ転送要求(転
送バリアフラグ=1)を発行。この自プロセッサへの転
送は,上記のデータ領域を1にするコマンドを指定す
る。4番目の転送の実行は,送信バリアフラグが“1”
であるから,1から3番目の転送が終了するのを待って
から行われる。したがって,CPU31は,4番目のコ
マンドで指定したデータ領域が1になるのを確認するこ
とにより,データ転送が完了したことを確認することが
できる。
【0062】また,CPU31は,例えば次のようにデ
ータ転送要求コマンドを使用し,転送したデータを送信
先プロセッサが受け取ったことを確認することができ
る。データの送信先プロセッサとして,A,B,Cのプ
ロセッサがあったとする。
【0063】まず,自プロセッサのメモリ32における
同期用に確保した任意のデータ領域を0に初期化する。
そして,次のようなデータ転送要求コマンドを順次発行
する。
【0064】1.プロセッサAへのデータ転送要求(応
答要求フラグ=1)を発行。 2.プロセッサBへのデータ転送要求(応答要求フラグ
=1)を発行。 3.プロセッサCへのデータ転送要求(応答要求フラグ
=1)を発行。
【0065】4.自プロセッサへのデータ転送要求(応
答バリアフラグ=1)を発行。この自プロセッサへの転
送は,上記のデータ領域を1にするコマンドを指定す
る。4番目の転送の実行は,応答バリアフラグが“1”
であるから,1から3番目の転送に対する応答を受信す
るのを待ってから行われる。したがって,CPU31
は,4番目のコマンドで指定したデータ領域が1になる
のを確認することにより,データが送信先プロセッサ
A,B,Cのすべてに転送されたことを確認することが
できる。
【0066】図1に示す転送カウンタ14を複数設け,
転送要求回数のカウントを,転送するデータの種類ごと
に行うようにすることもできる。転送カウンタ14を複
数用意した場合,どの転送カウンタ14を用いるかにつ
いては,例えば転送カウンタ14の識別番号をデータ転
送要求コマンド(NOPコマンドを含む)に設定するこ
とにより決めることができる。また,転送確認フラグ,
転送バリアフラグを各転送カウンタ14に対応して設け
ることにより,カウント対象の転送カウンタ14を決め
ることもできる。
【0067】同様に,図1に示す応答カウンタ17を複
数設け,応答要求回数のカウントを,必要なデータの種
類ごとに行うようにすることもできる。応答カウンタ1
7を複数用意した場合,どの応答カウンタ17を用いる
かについては,例えば応答カウンタ17の識別番号をデ
ータ転送要求コマンド(NOPコマンドを含む)に設定
することにより決めることができる。また,応答要求フ
ラグ,応答バリアフラグを各応答カウンタ17に対応し
て設けることにより,カウント対象の応答カウンタ17
を決めることもできる。
【0068】
【発明の効果】以上説明したように,本発明によれば,
データ転送の完了またはデータが送信先プロセッサに転
送され届いたことを,CPUは少ないオーバヘッドで簡
単に確認することができる。特に,転送バリアフラグま
たは応答バリアフラグを設定したコマンドを,先行コマ
ンドの転送完了または応答受信の確認が必要なときに発
行し,転送完了または応答受信を待つことにより,デー
タ転送を一つずつ同期を取って行うのではなく,複数連
続して実行し,データ転送時間を短縮することができ
る。また,例えば同一のプロセッサ宛に複数のデータ転
送を行う場合,受信順序が保証される相互結合網では,
同期を必要とする最後の送信コマンドに対してのみ,応
答要求を付けることにより,不必要な応答コマンドの送
受信を削減することができる。
【図面の簡単な説明】
【図1】本発明の実施例に係る送受信制御装置のブロッ
ク図である。
【図2】本発明を適用する並列計算機システムの構成例
を示す図である。
【図3】送受信制御装置が扱うコマンドの例を示す図で
ある。
【図4】本発明の実施例によるコマンド処理シーケンス
を示す図である。
【図5】本発明の実施例による受信制御シーケンスを示
す図である。
【図6】本発明の実施例による転送制御シーケンスを示
す図である。
【符号の説明】
10 送受信制御装置 11 転送要求コマンドキュー 12 コマンド処理部 13 転送制御部 14 転送カウンタ 16 メモリ制御部 17 応答カウンタ 18 受信バッファ 19 受信制御部 20 応答コマンドキュー 21 コマンド処理部 22 転送制御部

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 複数のプロセッサを相互結合網で接続し
    た並列計算機システムにおけるデータ転送制御方法にお
    いて,データ転送を要求するデータ転送要求コマンド内
    に,そのコマンド以前の転送の完了を待つことを指示す
    る転送バリア指示手段を設け,転送バリア指示手段が有
    効であるときには,そのコマンド以前のデータ転送がす
    べて完了してから次の転送を開始することを特徴とする
    データ転送制御方法。
  2. 【請求項2】 複数のプロセッサを相互結合網で接続し
    た並列計算機システムにおけるデータ転送制御方法にお
    いて,データ転送を要求するデータ転送要求コマンド内
    に,転送完了の確認を必要とすることを示す転送確認指
    示手段を設け,転送確認指示手段が有効であるデータ転
    送要求コマンドが実行されると,転送要求回数をインク
    リメントし,その転送が完了すると転送要求回数をデク
    リメントすることにより,転送完了の確認を必要とする
    データ転送要求コマンドに係るデータ転送が完了したこ
    とを確認することを特徴とするデータ転送制御方法。
  3. 【請求項3】 請求項2記載のデータ転送制御方法にお
    いて,データ転送を要求するデータ転送要求コマンド内
    に,そのコマンド以前の転送の完了を待つことを指示す
    る転送バリア指示手段を設け,転送バリア指示手段が有
    効であるデータ転送要求コマンドの場合に,前記転送要
    求回数が0になるまで待ち合わせることにより,そのコ
    マンド以前に発行したコマンドのデータ転送完了を待ち
    合わせることを特徴とするデータ転送制御方法。
  4. 【請求項4】 請求項3記載のデータ転送制御方法にお
    いて,転送要求回数をカウントする手段を複数用い,デ
    ータ転送要求コマンド内に,対象とする転送要求回数を
    示す転送確認指示手段と,対象とする転送要求回数を示
    す転送バリア指示手段を持つことにより,必要とするデ
    ータ転送の完了だけを待ち合わせることを特徴とするデ
    ータ転送制御方法。
  5. 【請求項5】 請求項1,請求項3または請求項4記載
    のデータ転送制御方法において,転送要求元は,転送バ
    リア指示手段が有効で,かつメモリ上の所定の領域にデ
    ータを書き込むことを指示するデータ転送要求コマンド
    を発行し,そのコマンド以前に発行したコマンドのデー
    タ転送完了を,前記メモリ上のデータで認識することを
    特徴とするデータ転送制御方法。
  6. 【請求項6】 請求項1,請求項3または請求項4記載
    のデータ転送制御方法において,データ転送を要求する
    データ転送要求コマンド内に,割り込みを発生させるこ
    とを要求する割り込み指示手段を設け,転送要求元は,
    前記転送バリア指示手段が有効で,かつ割り込み指示手
    段が有効であるデータ転送要求コマンドを発行すること
    により,データ転送完了を割り込みによって認識するこ
    とを特徴とするデータ転送制御方法。
  7. 【請求項7】 複数のプロセッサを相互結合網で接続し
    た並列計算機システムにおけるデータ転送制御方法にお
    いて,データ転送を要求するデータ転送要求コマンド内
    に,そのコマンド以前の転送の応答を待つことを指示す
    る応答バリア指示手段を設け,応答バリア指示手段が有
    効であるときには,そのコマンド以前のデータ転送に対
    する応答をすべて受信してから次の転送を開始すること
    を特徴とするデータ転送制御方法。
  8. 【請求項8】 複数のプロセッサを相互結合網で接続し
    た並列計算機システムにおけるデータ転送制御方法にお
    いて,データ転送を要求するデータ転送要求コマンド内
    に,応答受信の確認を必要とすることを示す応答要求指
    示手段を設け,応答要求指示手段が有効であるデータ転
    送要求コマンドが実行されると,応答要求回数をインク
    リメントし,それに対する応答を受信すると応答要求回
    数をデクリメントすることにより,応答受信の確認を必
    要とするデータ転送要求コマンドに対する応答をすべて
    受信したことを確認することを特徴とするデータ転送制
    御方法。
  9. 【請求項9】 請求項8記載のデータ転送制御方法にお
    いて,データ転送を要求するデータ転送要求コマンド内
    に,そのコマンド以前の転送の応答を待つことを指示す
    る応答バリア指示手段を設け,応答バリア指示手段が有
    効であるデータ転送要求コマンドの場合に,前記応答要
    求回数が0になるまで待ち合わせることにより,すべて
    の応答の受信を待ち合わせることを特徴とするデータ転
    送制御方法。
  10. 【請求項10】 請求項9記載のデータ転送制御方法に
    おいて,応答要求回数をカウントする手段を複数用い,
    データ転送要求コマンド内に,対象とする応答要求回数
    に対応する応答要求指示手段と,対象とする応答要求回
    数に対応する応答バリア指示手段を持つことにより,必
    要とするデータ転送に対する応答だけを待ち合わせるこ
    とを特徴とするデータ転送制御方法。
  11. 【請求項11】 請求項7,請求項9または請求項10
    記載のデータ転送制御方法において,応答受信の確認を
    必要とする転送要求元は,応答バリア指示手段が有効
    で,かつメモリ上の所定の領域にデータを書き込むこと
    を指示するデータ転送要求コマンドを発行し,そのコマ
    ンド以前に発行したコマンドによるデータ転送に対する
    応答をすべて受信したことを前記メモリ上のデータで認
    識することを特徴とするデータ転送制御方法。
  12. 【請求項12】 請求項7,請求項9または請求項10
    記載のデータ転送制御方法において,データ転送を要求
    するデータ転送要求コマンド内に,割り込みを発生させ
    ることを要求する割り込み指示手段を設け,転送要求元
    は,前記応答バリア指示手段が有効で,かつ前記割り込
    み指示手段が有効であるデータ転送要求コマンドを発行
    することにより,データ転送に対する応答をすべて受信
    したことを割り込みによって認識することを特徴とする
    データ転送制御方法。
  13. 【請求項13】 複数のプロセッサを相互結合網で接続
    した並列計算機システムにおける送受信制御装置におい
    て,転送要求回数をカウントする転送カウンタ(14)と,
    転送完了の確認を必要とすることを示す転送確認フラグ
    がアクティブであるデータ転送要求コマンドが実行され
    ると前記転送カウンタ(14)をインクリメントし,その転
    送が完了するとその転送カウンタ(14)をデクリメントす
    る制御手段(12,13) とを有し,前記転送カウンタ(14)に
    より転送完了の確認を可能としたことを特徴とする送受
    信制御装置。
  14. 【請求項14】 複数のプロセッサを相互結合網で接続
    した並列計算機システムにおける送受信制御装置におい
    て,応答要求回数をカウントする応答カウンタ(17)と,
    応答受信の確認を必要とすることを示す応答要求フラグ
    がアクティブであるデータ転送要求コマンドが実行され
    ると,前記応答カウンタ(17)をインクリメントし,それ
    に対する応答を受信するとその応答カウンタ(17)をデク
    リメントする制御手段(12,19) とを有し,前記応答カウ
    ンタ(17)により全応答受信の確認を可能としたことを特
    徴とする送受信制御装置。
JP00615994A 1994-01-25 1994-01-25 並列計算機システム,データ転送制御方法および送受信制御装置 Expired - Fee Related JP3639319B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP00615994A JP3639319B2 (ja) 1994-01-25 1994-01-25 並列計算機システム,データ転送制御方法および送受信制御装置
US08/801,183 US5790398A (en) 1994-01-25 1997-02-18 Data transmission control method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00615994A JP3639319B2 (ja) 1994-01-25 1994-01-25 並列計算機システム,データ転送制御方法および送受信制御装置

Publications (2)

Publication Number Publication Date
JPH07210519A true JPH07210519A (ja) 1995-08-11
JP3639319B2 JP3639319B2 (ja) 2005-04-20

Family

ID=11630753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00615994A Expired - Fee Related JP3639319B2 (ja) 1994-01-25 1994-01-25 並列計算機システム,データ転送制御方法および送受信制御装置

Country Status (2)

Country Link
US (1) US5790398A (ja)
JP (1) JP3639319B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424870B1 (en) * 1996-02-09 2002-07-23 Hitachi, Ltd. Parallel processor
US6003064A (en) * 1996-02-22 1999-12-14 Fujitsu Limited System and method for controlling data transmission between network elements
JP3671738B2 (ja) * 1999-05-12 2005-07-13 松下電器産業株式会社 伝送管理方法
US6718282B1 (en) * 1999-10-20 2004-04-06 Cisco Technology, Inc. Fault tolerant client-server environment
US6678810B1 (en) 1999-12-30 2004-01-13 Intel Corporation MFENCE and LFENCE micro-architectural implementation method and system
US6985848B2 (en) * 2000-03-02 2006-01-10 Texas Instruments Incorporated Obtaining and exporting on-chip data processor trace and timing information
US20040133642A1 (en) * 2002-07-23 2004-07-08 Vazquez Pedro A. Server and application programming interface for distributed rendezvous
US7249352B2 (en) * 2002-08-22 2007-07-24 International Business Machines Corporation Apparatus and method for removing elements from a linked list
US7103752B2 (en) * 2002-09-30 2006-09-05 International Business Machines Corporation Method and apparatus for broadcasting messages with set priority to guarantee knowledge of a state within a data processing system
US7742606B2 (en) * 2004-03-26 2010-06-22 Harman International Industries, Incorporated System for audio related equipment management
WO2007011705A2 (en) * 2005-07-14 2007-01-25 University Of Notre Dame Du Lac Response time detection in a network having shared interfaces
US20080005357A1 (en) * 2006-06-30 2008-01-03 Microsoft Corporation Synchronizing dataflow computations, particularly in multi-processor setting
JP4821904B2 (ja) * 2009-10-23 2011-11-24 エヌイーシーコンピュータテクノ株式会社 データ通信システム及びデータ通信方法
US11746584B2 (en) * 2019-04-24 2023-09-05 Gmi Holdings, Inc. Remote monitoring and control of moveable barrier in jackshaft door operator system

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979655A (ja) * 1982-10-27 1984-05-08 Toshiba Corp デ−タ伝送システム
US4975905A (en) * 1984-06-01 1990-12-04 Digital Equipment Corporation Message transmission control arrangement for node in local area network
JPH0628051B2 (ja) * 1986-04-25 1994-04-13 株式会社日立製作所 記憶制御方式
FR2610120B1 (fr) * 1987-01-26 1989-07-13 Merlin Gerin Ensemble de commande et de protection connectant un reseau de communication local a un processus industriel
US4989131A (en) * 1988-07-26 1991-01-29 International Business Machines Corporation Technique for parallel synchronization
JP3072646B2 (ja) * 1989-03-20 2000-07-31 富士通株式会社 並列計算機間通信制御方式
US5127092A (en) * 1989-06-15 1992-06-30 North American Philips Corp. Apparatus and method for collective branching in a multiple instruction stream multiprocessor where any of the parallel processors is scheduled to evaluate the branching condition
DE69029239T2 (de) * 1989-09-18 1997-03-27 Fujitsu Ltd Übertragungsteuerungssystem zwischen Parallelrechnern
US5285448A (en) * 1990-03-01 1994-02-08 Hitachi, Ltd. Transmission system of system of system control information in a ring LAN system
US5255371A (en) * 1990-04-02 1993-10-19 Unisys Corporation Apparatus for interfacing a real-time communication link to an asynchronous digital computer system by utilizing grouped data transfer commands
US5040175A (en) * 1990-04-11 1991-08-13 Ncr Corporation Wireless information transmission system
US5083265A (en) * 1990-04-17 1992-01-21 President And Fellows Of Harvard College Bulk-synchronous parallel computer
AU657685B2 (en) * 1990-06-14 1995-03-23 Fujitsu Limited A synchronization control system in a parallel computer
JPH04153832A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd 設計支援ツール自動構築処理方式
US5630157A (en) * 1991-06-13 1997-05-13 International Business Machines Corporation Computer organization for multiple and out-of-order execution of condition code testing and setting instructions
US5363495A (en) * 1991-08-26 1994-11-08 International Business Machines Corporation Data processing system with multiple execution units capable of executing instructions out of sequence
US5442797A (en) * 1991-12-04 1995-08-15 Casavant; Thomas L. Latency tolerant risc-based multiple processor with event driven locality managers resulting from variable tagging
US5581778A (en) * 1992-08-05 1996-12-03 David Sarnoff Researach Center Advanced massively parallel computer using a field of the instruction to selectively enable the profiling counter to increase its value in response to the system clock
US5579527A (en) * 1992-08-05 1996-11-26 David Sarnoff Research Center Apparatus for alternately activating a multiplier and a match unit
US5519877A (en) * 1993-01-12 1996-05-21 Matsushita Electric Industrial Co., Ltd. Apparatus for synchronizing parallel processing among a plurality of processors
JPH0738879A (ja) * 1993-07-16 1995-02-07 Brother Ind Ltd データ伝送装置
US5649102A (en) * 1993-11-26 1997-07-15 Hitachi, Ltd. Distributed shared data management system for controlling structured shared data and for serializing access to shared data
US5434995A (en) * 1993-12-10 1995-07-18 Cray Research, Inc. Barrier synchronization for distributed memory massively parallel processing systems
US5581705A (en) * 1993-12-13 1996-12-03 Cray Research, Inc. Messaging facility with hardware tail pointer and software implemented head pointer message queue for distributed memory massively parallel processing system
US5598555A (en) * 1993-12-28 1997-01-28 Yamaha Corporation Data transmission apparatus
JPH07225745A (ja) * 1994-02-09 1995-08-22 Canon Inc 情報処理装置及びアービトレーション方法
JPH07327093A (ja) * 1994-06-01 1995-12-12 Ekushingu:Kk データ伝送装置

Also Published As

Publication number Publication date
US5790398A (en) 1998-08-04
JP3639319B2 (ja) 2005-04-20

Similar Documents

Publication Publication Date Title
US7234004B2 (en) Method, apparatus and program product for low latency I/O adapter queuing in a computer system
EP0725351A2 (en) Expedited message transfer in a multi-nodal data processing system
JP3322754B2 (ja) 並列計算機
JPH07210519A (ja) データ転送制御方法および送受信制御装置
JPH0816540A (ja) 並列計算機におけるメッセージ通信方式
JPH0824320B2 (ja) 通信制御装置における緩衝域連鎖の方法およびその装置
JP2002041449A (ja) バスシステム及びその実行順序の調整方法
JP4856413B2 (ja) 演算処理装置、情報処理装置、及び演算処理装置の制御方法
JP2734246B2 (ja) パイプラインバス
CN109992560B (zh) 一种通信方法及通信系统
JPS5833970B2 (ja) プロセッサ間通信方式
US6178462B1 (en) Protocol for using a PCI interface for connecting networks
JP2001202345A (ja) 並列プロセッサ
JP3799741B2 (ja) バスコントローラ
JP3115801B2 (ja) 並列計算機システム
JPH09269936A (ja) リモートリード処理方法およびその装置
JPS6298444A (ja) デ−タ通信方式
JPS61195439A (ja) リモ−トフアイルアクセス方式
JP3317150B2 (ja) 情報処理装置
JP2752456B2 (ja) チャネル装置
JPH0926911A (ja) ページ情報転送処理装置
JPH01292559A (ja) 並列計算機メッセージ処理方式及びデータ転送方式
JPH10143486A (ja) 並列計算機におけるデータ送受信方法
JPH04248735A (ja) 通信制御処理方式
JP2639348B2 (ja) オンラインプログラムの電文受信方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees