JPH01232852A - 通信制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は通信制御システムに関し、特に、上位プロセッ
サと通信回線との間に介在してデータの送受信制御を行
なう通信制御装置に関する。

［従来の技術］ 上位プロセッサと通信回線との間に通信制御装置を介在
させ、通信制御装置が上位プロセッサと分担して通信制
御を実行するようにした通信制御システムにおいては、
上位プロセッサと通信制御装置間で送受信データおよび
制御情報の受は渡しを効率よく行なうための工夫が必要
とする。

この種のシステムにおいては、例えば第７図に示す如く
、複数の通信制御袋！２００．・・・２０１と、上位プ
ロセッサ２０２と、メインメモリ２０３とをバス２０４
で接続し、上位プロセッサ２０２と通信制御装置２００
，２０１間の送受信データの受は渡しをメモリ２０３を
介して行なっている。

上位プロセッサから通信回線にデータを送信する場合、
送信データは、例えば第８図に示す如く。

送信データ３０２の前にヘッダ（制御情報）３０１を付
した形でメインメモリ２０３の所定のデータ領域を書き
込まれ、上記プロセッサが上記ヘッダのアドレスを含む
送信コマンドを通信制御装置に与えることにより、通信
制御装置がこの送信データを読み出せるようにしている
。１つの送信データ（以下、これをフレームと呼ぶ）が
、メモリ２０３上の１つのデータ領域（バッファ領域）
に格納しきれない場合、フレームを複数のサブ・フレー
ムに分割し、各サブ・フレームをヘッダ部のポインタ情
報により連結する（バッファ・チエイン）。また、１つ
の通信制御装置に複数のフレームを連続的に送信させる
場合には、これら複数のフレームをヘッダにより連結し
くフレーム・チエイン）、送信コマンドで先頭のフレー
ム、あるいはサブ・フレームのヘッダ・アドレスを指定
する・このように、バッファ・チエイン、あるいはフレ
ーム・チエインを行なうことにより、長いデータあるい
は複数のフレームの送信指令を効率よく行なうことがで
きる。通信制御装置では、ヘッダ部に設けられたバッフ
ァチエイン・ビットＢＣＢ、あるいはフレームチエイン
・ビットＰＣＢにより後続のデータの有無を判断できる
。

［発明が解決しようとする課題］ 然るに、上述したように１個の送信コマンドで複数のフ
レームを送信できるコマンド仕様にした場合、次の様な
問題点が出てきた。すなわち、通信制御装置が１つの送
信コマンドの実行終了までに時間を要し、上位プロセッ
サから次のコマンドを発行できない、また、これと同じ
理由により、上位プロセッサが１つの送信コマンドを発
行した後は、通信制御装置指定データの送出を完了する
までは、上位プロセッサ側から緊急割り込みにより他の
データを送ることができない。

従来、例えば、特開昭５８−５００３７号公報には、通
信制御装置の状態レジスタの内容を、端子ピンを介して
、上位プロセッサが常時アクセス可能にし、上位プロセ
ッサからのコマンドを通信制御装置側で受付可能か否か
の判断ができるようにした通信制御システムが開示され
ている。この場合データ送信中に上位プロセッサから新
たなコマンドが出力されると、通信制御装置側ではこの
コマンドを一旦受付け、これを破棄するようにしている
。

本発明の目的は、上位プロセッサと通信制御装置との間
のインタフェース端子の数を増すことなく、且つ、上位
プロセッサが複数フレームあるいは長フレームの送信コ
マンドを与えた後に短時間で次の送信コマンドを発生で
きるようにした通信制御システムを提供することにある
。

［課題を解決するための手段］ 上記課題を解決するために、本発明は、上位プロセッサ
が共用メモリに書込んだ送信フレームを通信制御装置が
通信回線に送出するようにした通信制御システムにおい
て、上記共用メモリ上に上記送信フレームの格納アドレ
スを含む送信制御レコードを登録するための送信制御テ
ーブルを設け、上記通信制御装置内に、上記送信制御テ
ーブル上にある次に処理すべき送信制御レコードの位置
を示す第１ポインタと最新登録の送信制御レコードの位
置を示す第２ポインタを設け、上記上位プロセッサが送
信フレームと該フレームに対応する送信レコードとを上
記共用メモリに登録すると共に上記通信制御装置に送信
コマンドを与えた時、上記通信制御装置が、上記第２ポ
インタの値を更新すると共に該送信コマンドに対する完
了通知を上記上位プロセッサに与えた後、上記第１ポイ
ンタに基づいて上記共用メモリから読み出した上記送信
フレームを上記通信回線に送出するように動作し、上記
上位プロセッサが上記完了通知の受信後に他の送信フレ
ームの送信コマンドを発生できるようにしたことを特徴
とする。

尚、通信制御装置が通信回線に対して複数の論理リンク
を有する場合、上記送信制御テーブルと第１．第２のポ
インタは、それぞれ上記論理リンク別に用意される。こ
の場合、上位プロセッサは、送信制御レコードを使用リ
ンクに対応した上記いずれかの送信制御テーブルに登録
した後、該使用リンクを特定するパラメータを含む形で
前記送信コマンドを発生する。

［作用コ 本発明によれば、通信制御装置は、上位プロセッサから
の送信コマンドを受付けると、第２ポインタを更新した
時点で、送信フレームの実際の送信を行なう前に当該送
信コマンドに対する完了の通知を上位プロセッサに与え
る。上記送信コマンドの発行から完了通知の受信までの
期間は、送信フレームの長さに関係なく、極めて短時間
となるため、上位プロセッサは各送信コマンドの実行を
迅速に終了でき、直ちに後続のコマンド発行に移ること
ができる。通信制御装置側では、上位プロセッサからの
コマンドの処理と送信フレームの送出処理とを交互、あ
るいは周期的に行ない、各フレームの送信完了の都度、
第１ポインタの更新を行なう。送信すべきフレームが共
用メモリ上に存在するか否かは、これら第１．第２のポ
インタの値を比較することにより判断できる。また、共
用メモリ上の既送出フレームの消去は、送信相手局から
の確認応答を受信した後に行なわれる。

［実施例コ 以下、本発明の１実施例を図面を参照して説明する。

第１図は本発明による通信制御システムの全体構成図で
あり、２００は回線制御装置、２０２は上位のプロセッ
サ、２０３は上記回線制御装置を上位プロセッサとの間
のデータ受は渡し領域として使用されるメインメモリ（
共用メモリ）であり、これらの各要素はバス２０４によ
り接続されている。尚、通信制御装置は複数の接続が許
されるが、この図では１つの通信制御装置のみを示して
いる。

通信制御装置２００は、通信口４１２１０とのインタフ
ェースを構成する回線制御２２０と、上位プロセッサ２
０２とのインタフェースを構成する上位インタフェース
部２３０と、内部ＣＰＵ２５０と、上記内部ＣＰＵが実
行する命令（プログラム）を格納するための命令メモリ
２４０と、上記内部ＣＰＵによるワークメモリとなる内
部メモリ２６０と、これらの要素を結合する内部バス２
７０とからなる。また、上位インタフェース２３０は、
上位プロセッサからのコマンドを受付けるコマンド受付
部２３１と、メインメモリ２０３と通信制御装置内の各
要素との間のデータ送受信を制御する上位データ送受信
部２３２とからなる。

上位データ送受信部２３２は、データ転送を内部ＣＰＵ
２５０と独立して実行するダイレクト・メモリ・アクセ
ス制御回路（ＤＭＡＣ）を備えることが望ましく、この
場合、回線制御部２２０とＤＭＡＣとの間に、上記内部
バス２７０とは別に、送信路２７１と受信路２７２を設
置することにより、通信制御装置内でのデータ送受信処
理を高速化することができる。

上位プロセッサ２０２から通信回線にデータを送信する
場合、送信データはメインメモリ２０３内のデータバッ
ファ領域１０４に書込まれる。データバッファ領域１０
４は、第２図に示す如く、固定長の複数のデータブロッ
クからなり、１つの送信フレームのデータ長が１つのデ
ータブロックのデータ長を超える場合は、この送信フレ
ームのデータは複数のデータブロックに分割して書込ま
れる。各データブロックのアドレス（バッファ・アドレ
ス）と、データ長は、送信フレーム制御レコード１０３
により管理される。１つの送信フレームが複数のデータ
ブロックに分割された場合、次に来るべきデータブロッ
クを特定するために、各送信フレーム制御レコードには
、次のデータブロックのアドレス等を管理する後続の制
御レコードの位置を示す次レコード・ポインタを備えて
いる。

送信フレーム制御レコード１０３は、メインメモリ内に
形成された送信制御テーブル１０２に記憶される。送信
制御テーブル１０２は、通信制御装置２００が処理する
論理リンク対応に用意され、もし、リンク数がΩであれ
ば、送信制御テーブルは１０２−１〜１０２−ＱのＱ個
が用意される。

各送信制御テーブル、例えば１０２−１は、第１リンク
に送出されるｎ個の送信フレームについて、各フレーム
の先頭のデータブロックを管理する送信フレーム制御レ
コードを記憶する。各フレームの第２ブロツク以降のデ
ータブロックを管理する制御レコード、例えば第２図の
１０３−１（１）’は、送信制御テーブル１０２−１と
は別のメモリ領域、例えば１０５に記憶される。

一方、通信制御装置２００は、該装置が処理できる論理
リンク数Ｑに等しい数の送出データ管理テーブル１０１
　（１０１−１〜１０１−α）を内部メモリ２６０内に
備える。各管理テーブル１０１は、当該リンクと対応す
る送信制御テーブル１０２上における次に送出すべきフ
レームの制御レコードを指す次送出フレーム・ポインタ
（ＮＦＰ）１１１と、該送信制御テーブル上の最新受付
けの制御レコードを指す最新受付ポインタ（ＬＦＰ）１
１２とを記憶している。

例えば、第１の論理リンクについてみると、初期設定時
に、次送出ポインタ１１１と最新受付ポインタ１１２は
、対応するメインメモリ上の送信制御テーブル１０２−
１の先頭の送信フレーム制御レコード１０３−１　（１
）を指している。次送出ポインタと最新受付ポインタの
値が一致していれば、メインメモリ２０３に送るべきフ
レーム（送信待ちフレーム）が無いことを意味する。

送信すべきデータが発生すると、上位プロセッサ２０２
はデータをデータバッファ領域に格納し、データブロッ
クのアドレスとデータ長を送信制御テーブル１０２−１
上の最新受付位置となる制御レコード１０３−１　（１
）に設定する。データが複数データブロックに格納され
た場合は、逆制御レコード１０３−１　（１）の次レコ
ードポインタに次の送信制御レコード１０３−１　（１
）’のアドレスが格納される。送信データを１つの送信
データバッファ中に格納できた場合、あるいは連結され
た最後の制御レコードに該当する場合は、上記次レコー
ドポインタに特定の値、例えばオール′０′、又はオー
ル′１′が記録される。

複数のフレームを１度に送信する場合は、各フレームの
先頭となるデータブロックに対応する送信制御レコード
が、それぞれ送信制御テーブル１０２−１上に形成され
る。

上位プロセッサ２０２は、送信データ及び送信データに
関する制御情報をデータバッファ領域１０４および送信
制御テーブル１０２に格納した後、上位プロセッサ２０
２は通信制御装置２００に対して送信コマンドを与える
。送信コマンドは、例えば、第３図に示す如く、コマン
ド種別（［フレーム送信」）コードを含むフィールド３
０１と、送信フレーム数、すなわち連結されているフレ
ーム数を示すフィールド３０２と、該当するリンク番号
を示すフィールド３０３とから構成される。

第６図は、通信制御装置２００の内部ＣＰＵ２５０が実
行するスケジューラ処理の概略フローチャートを示す、
スケジューラ処理では、先ずステップ６０２で各種パラ
メータ、ワークエリア等の初期化を行なった後、未処理
コマンド、未処理受信フレーム、未処理送信フレームの
有無を順次にチエツクしくステップ６１０，６２０，６
３０）、処理すべき対象があれば、コマンド処理（６１
５）、フレーム受信処理（６２５）、フレーム送信処理
（６３５）をそれぞれ実行し、これを繰り返す２上位プ
ロセッサが発行した送信コマンドは１通信制御装置２０
０側のコマンド受付部２３１で受付けられる。上記送信
コマンドに対しては、フォーマットや各フィールドに示
された値の無矛盾性がチエツクされる。無矛盾性とは、
例えば（１）指定されたリンクが現在存在するか？（２
）指定されたフレーム数と、コマンドを受は付は済で、
かつ現在未送信のフレーム数の和が送信制御テーブルの
フィールド数ｎ以下になっているか？ 等である。

これらのコマンドの矛盾を検出した場合、通信制御装置
は上位プロセッサ２０２に対して、その旨（「コマンド
エラー」等）をコマンド受付部２３１を介して通知する
。正常に受付けられた送信コマンドは、本発明によれば
、コマンド処理ルーチン６１５において次のように処理
される。

すなわち、第４図に示す如く、先ず、コマンド内のリン
ク番号フィールド３０３が示す値と対応する送出データ
管理テーブル１０１（リンク数だけ保持されている）を
選択しくステップ４０２）、該テーブル内の「最新受付
ポインタ」の値を上記送信コマンド中のフィールド３０
２が示す「送信フレーム数」だけ更新する（ステップ４
ｏ４）。

この場合、送出データ管理テーブル１０１内の次送出フ
レームポインタと、最新受付ポインタは、いずれも制御
レコードを送信制御テーブル１０２中の「第１番目」、
あるいは「第ｊ番目」の形で表わしているものとする。

通信制御装置は、上記処理が終ると、上位プロセッサに
「コマンド実行終了」を通知する（ステップ４０６）。

「コマンド実行終了」を上位プロセッサに通知した時点
で１通信制御装置は次のコマンドを受は付けることが可
能となる。本発明によれば、複数のフレームをチェーン
して送信コマンドが発行された場合でも、第４図に示し
たフローを実行するのに要する時間は、フレームの数や
フレームの長さに依存せず、コマンドの処理の実行終了
は短時間で上位プロセッサに通知できる。尚、緊急デー
タ、例えば、リンクの状態変数を参照・更新しないコネ
クション・レスのデータ（例：ＩｓＤＮ（Ｉｎｔｅｇｒ
ａｔｅｄ　５ｅｒｖｉｃｅｓ　Ｄｉｇｉｔａｌ　Ｎｅｔ
ｗｏｒｋ）のＬＡＰＤプロトコルにおけるＵＩ、ＸＩＤ
フレーム）に対処するためには、緊急データ専用のテー
ブルをメインメモリ上の送信制御テーブル１０２および
通信制御装置内の送信データ管理テーブル１０１に設け
ればよい。本発明によれば、通信制御装置からの実行終
了が直ちに回答されるため、上位プロセッサ２０２は短
い時間で次のフレーム送信コマンドを発行でき、次フレ
ーム（緊急フレーム）を上記専用テーブルに登録するこ
とにより、既に発行済の送信コマンドに含まれたフレー
ムより先行して（割り込んで）緊急フレームを送信する
ことができる。

第５図は、フレーム送信処理ルーチン６３５の詳細フロ
ーチャートを示す。フレーム送信処理では、先ず送出す
るフレームが属するリンクを決定する（ステップ５ｏ２
）。この決定基準は、（１）相手リンクがビジーでない
こと、（２）アウトスタンディング■フレーム数が最大
アウトスタンディングＩフレーム数に達していないこと
。すなわち、新たな確認応答を相り 手から受信せずどもＩフレームを送信可能であること。

（３）他のリンクと平等か、あるいは予め定められた基
準に従った優先度による選択順序であること、 等である。

リンクを決定すると、そのリンクに対応する送出データ
管理テーブル１０１を選択し、次送出フレームポインタ
と最新受付ポインタの値を比較する（ステップ５０６）
。両者の値が一致している場合は、このリンクには送出
すべきフレームが無いことを示しており、次のリンクを
選択する。全リンクとも上述の条件を満足せず、送るべ
きフレームがない場合は何も送信せず本ルーチンを終了
する（ステップ５０４）。

次送出フレームポインタの値と最新受付ポインタの値が
異なっている場合は、当該リンクに送出すべきフレーム
が有ることを意味しており、次送出フレームポインタが
指定送信制御レコードに従ってデータバッファ領域から
１フレ一ム分のデータを読み出し、これを、送信する（
ステップ５１０）。すなわち１次送出フレームポインタ
が示す送信制御テーブル上の制御レコードを上位データ
送受信部を介して内部メモリ２６０中に転送し、該レコ
ード中のバッファ・アドレスに基づいて、データバッフ
ァ１０４からのデータブロックを読出し、その内容を上
位データ送受信部を介して回線制御部２２０へ転送する
６内部ＣＰＵ２５０が、上位データ送受信部２３２と回
線制御部２２０に対して起動をかけた後、上位データ送
受信部のＤＭＡ　（Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃ
ｃｅｓｓ）機能を用いてデータを送信するようにすれば
、内部ＣＰＵは直ちに次の処理に移ることができる。、
１フレ一ム分のデータ送信後は次送信フレームポインタ
を１つ更新し、フレーム送信処理ルーチンを終了する（
ステップ５１２）。

以上本実施例によれば上位プロセッサが「フレーム送信
コマンド」を発行した後、実際にフレームが送出される
以前に通信制御装置から「コマンド実行終了」の通信が
来るため、上位プロセッサは直ちに次のコマンドを発行
できる。複数のフレームをチェーンし、それらを１つの
コマンドで送信指示した場合でも、チェーンしたフレー
ムの数や長さに無関係に、短時間で実行終了の応答があ
るため、上位プロセッサは通信処理装置側の処理遅延を
待つことなく次の処理に移れる。尚、メインメモリ２０
３上に用意された送信フレームは、／　フレーム送信処
理ルーチンの実行の都度、１つずつ送信処理され、送信
相方局からの受信応答があった後、上記メモリから消去
されるため、通信制御装置から上位プロセッサに送信完
了を先行通知したことによる不都合は生じない。

［発明の効果コ 以上説明したように、本発明によれば、フレームチェー
ンの有無、および各フレームの長短によらず、フレーム
送信コマンドの実行（受付）を短時間に完了することが
できるため、上位プロセッサの制御が容易になる。また
、通信制御装置からの完了応答が早いため、上位プロセ
ッサが各通信制御装置の状態を検知するため専用の外部
端子等を必要とせず、システム構成を簡単化できる。

【図面の簡単な説明】

第１図は本発明による通信制御システムの構成図、第２
図は送信制御テーブルと送信フレームのデータ・ブロッ
クとの関係を示した図、第３図は送信コマンドのフォー
マットを示す図、第４図は本発明において通信制御装置
が実行するコマンド処理の要部を示すフローチャート、
第５図はフレーム送信処理を示すフローチャート、第６
図は通信制御装置が実行するスケジューラ処理を示すフ
ローチャート、第７図は従来の通信制御システムの構成
図、第８図はフレーム・チェーンおよびバッファ・チェ
ーンについての説明図である。 ２ｏＯ・・・通信制御装置、２０２・・・上位プロセッ
サ、２０３・・・メイン（共用）メモリ、２６０・・・
内部メモリ、１０１・・・送出データ管理テーブル、１
０２・・・送信制御テーブル、１１１・・・第１ポイン
タ（次送出フレームポインタ）、１１２・・・第２ポイ
ンタ（最新受付ポインタ）。 第７の 第２国 第〕目 Ｊ−７ノｐλ　　　　　　　　　Ｊｔ’Ｊ第４日 第７図 へ゛ス ＄Ｆ目

Claims (1)

1. 【特許請求の範囲】 １、上位プロセッサと通信回線との間に通信制御装置を
   有し、上記上位プロセッサが共用メモリに書込んだ送信
   フレームを上記通信制御装置が上記通信回路に送出する
   ようにした通信制御システムにおいて、上記共用メモリ
   に上記送信フレームの格納アドレスを含む送信制御レコ
   ードを登録するための送信制御テーブルを設け、上記通
   信制御装置内に、上記送信制御テーブル上にある次に処
   理すべき送信制御レコードの位置を示す第１ポインタと
   最新登録の送信制御レコードの位置を示す第２ポインタ
   を設け、上記上位プロセッサが送信フレームと該フレー
   ムに対応する送信レコードとを上記共用メモリに登録す
   ると共に上記通信制御装置に送信コマンドを与えた時、
   上記通信制御装置が、上記第２ポインタの値を更新する
   と共に該送信コマンドに対する完了通知を上記上位プロ
   セッサに与えた後、上記第１ポインタに基づいて上記共
   用メモリから読み出した上記送信フレームを上記通信回
   線に送出するように動作し、上記上位プロセッサが上記
   完了通知の受信後に他の送信フレームの送信コマンドを
   発生できるようにしたことを特徴とする通信制御システ
   ム。 ２、前記通信制御装置が前記通信回線に対して複数の論
   理リンクを有し、前記送信制御テーブルと前記第１、第
   ２のポインタが上記論理リンク別に用意され、前記上位
   プロセッサが前記送信制御レコードを使用リンクに対応
   した上記いずれかの送信制御テーブルに登録した後、該
   使用リンクを特定するパラメータを含む形で前記送信コ
   マンドを発生することを特徴とする第１請求項記載の通
   信制御システム。