KR950003680B1

KR950003680B1 - 전전자 교환기의 공통선 신호방식을 위한 메세지 큐 관리방법

Info

Publication number: KR950003680B1
Application number: KR1019910024050A
Authority: KR
Inventors: 정부금; 임동선
Original assignee: 재단법인 한국전자통신연구소; 경상현; 한국전기통신공사; 이해욱
Priority date: 1991-12-23
Filing date: 1991-12-23
Publication date: 1995-04-17
Also published as: KR930015550A

Abstract

내용 없음.

Description

전전자 교환기의 공통선 신호방식을 위한 메세지 큐 관리방법

제1도는 본 발명이 적용되는 하드웨어 시스템의 구성도.

제2도는 본 발명의 처리 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : 시그널링 메세지 관리 프로세서(SMHP)

2 : 메인보드(MPMA) 3 : IPC 제어보드(PCCA)

4 : 지그널 제어보드(SBIA) 5 : U링크

6 : 프로세서 통신망(CIN) 7 : 시그널 망(STN)

8 : 기억장치 9 : 이중포트 램

본 발명은 종합정보통신망(ISDN) 기능의 전전자 교환시스템의 시그널링 메세지 관리 프로세서(이하, SMHP라 함)에서의 효율적인 메세지 큐 관리방법에 관한 것이다.

SMHP(Signalling Message Handling Processor)는 ISDN에서 공통선 신호방식 메세지(이하, No. 7 메세지)를 위한 특수 프로세서로서, 기존의 전전자 교환기에서의 상위 프로세서, 하위 프로세서와는 그 성격을 달리하는 것으로 이를 위한 특수한 기능이 요구된다. 즉 SMHP에는 기존 프로세서를 위한 내부 프로세서 통신(이하, IPC라 함) 메세지외에서 No. 7 메세지를 처리하는 기능을 필요로 하게 된다.

따라서, 본 발명은 내부 프로세서 통신 메세지와 No. 7 메세지를 처리함에 있어 불필요한 처리 부담을 없애고 실시간 서비스 제공이 될 수 있도록 효율적으로 메세지 큐를 관리하는 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 주어 제어 기능을 하는 메인보드(MPMA)와, 내부 프로세서 통신(IPC) 메세지를 제어하는 IPC 제어보드(PCCA)와, No. 7 메세지 제어를 위한 시그널 제어보드(SBIA)로 구성되며, IPC 제어보드는 U-링크(link)를 통해 IPC망(CIN)에, 시그널 제어보드는 시그널망(STN)에 접속되어 있는 시그널링 메세지 관리 프로세서(SMHP)에 적용되는 큐 관리방법에 있어서; 응용 프로그램 수행 주소 영역을 메인 메모리내 메세지 큐 영역에 설정하는 제1단계와, 상기 제1단계 수행후, 송신 메세지에 대해서는 메인 보드와 시그널 제어보드의 이중포트 램에 큐를 들어 저장하고 종료하는 제2단계와, 상기 제1단계 수행후, 수신된 메세지에 대해서는 메인보드와 시그널 제어보드의 이중포트 램으로부터 메세지를 읽어들여 메인 메모리 큐에 저장하는 제3단계와, 상기 제3단계 수행후, 주기적인 프로세스가 메인 메모리 큐를 읽어 실제 목적 프로세서로 메세지를 전달하고 종료하는 제4단계에 의해 수행되는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

제1도는 본 발명이 적용되는 하드웨어 구성도로서, 도면에서, 1은 SMHP, 2는 메인보드(MPMA), 3은 IPC 제어보드(PCCA), 4는 시그널 제어보드(SBIA), 5는 U링크, 6인 프로세서 통신망(CIN)은 7은 시그널망(STN), 8은 기억장치, 9는 이중포트 램을 각각 나타낸다.

도면에 도시한 바와 같이 본 발명이 적용되는 SMHP(1)는 주 제어 기능을 하는 메인보드(2 : MPMA), IPC메세지를 제어하는 IPC 제어보드(3 : PCCA), No. 7 메세지 제어를 위한 시그널 제어보드(4 : SBIA : Signalling Bus Interface board Assembly)로 구성되어 있으며, IPC 제어보드(3)는 U-링크(link)(5)를 통해 IPC망(6 : CIN)에, 시그널 제어보드는 시그널망(7 : STN)에 접속되어 다른 프로세서와 통신이 가능하도록 구성되어 있다.

메인보드(2)내에는 기억장치(8 : MEMORY), 외부 보드와의 정합을 위한 이중포트 램(9 : DPRAM)등이 존재한다.

본 발명은 기억장치내에 존재하는 소프트웨어로서 여러 SMHP(1)간에 No. 7 메세지 통신 기능이 수행되도록 응용 소프트웨어로부터 전달받은 메세지를 보존, 시그널 제어보드(4)로 전달, 시그널 제어보드(4)로부터 수신된 메세지를 저장 및 목적 프로세서로 전달하는 과정에 있어 응용 소프트웨어로부터 수신 받은 메세지는 메인보드(2)와 시그널 제어보드(4)간의 이중포트 램(9)을 이분하여 송신 큐에 저장하고 시그널 제어보드(4)로부터 수신된 메세지에 대해서는 기억장치(8)내에 큰 큐를 두어 관리함으로서 메세지의 유실이 없으며 실시간 요구를 만족하는 메세지 큐 관리 기능을 수행하도록 구성되어 있다.

제2도는 본 발명에 따른 실행 흐름도이다.

한 프로세서에서 임의의 다른 프로세서로 메세지를 전달하려면 필수적인 물리적 전송 이외에도 프로세서내에서 메세지의 보존, 이동을 위해 일련의 메모리 복사가 필요하게 된다.

실시간 시스템에서는 최대한의 성능 향상을 목표로 하여야 하는데, SMHP(1)의 경우 IPC 메세지 뿐만 아니라 No. 7메세지도 전송되어야 하는 트래픽이 많은 프로세서이므로 이를 위한 특수한 조치가 필요하게 된다.

메세지 송신의 경우 사용자 영역에 있는 메세지를 기억장치(8)내 시스팀 버퍼로 이동, 시스팀 버퍼에서 이중포트 램(9)으로 이동, 이중포트 램(9)에서 목적 프로세서의 이중포트 램(9)으로 이동하여야 하고, 이렇게 이중포트 램(9) 수신 버퍼로 이동되어온 메세지는 수신 과정인 시스팀 버퍼로 이동, 수신하고자 하는 사용자 버퍼로 이동함으로써 메세지 전달이 종료된다.

여기서 송신 프로세서 이중포트 램에서 수신 프로세서 이중포트 램으로 이동하는 것을 물리적 전송이므로 필수 불가결한 것이며, 나머지 이동에 있어 메모리 복사를 최소한으로 하는 것이 성능 향상의 관건이 된다.

그래서, 본 발명에서는 이러한 메모리 복사를 최소한으로 줄이도록 구성하였다.

이제, 본 발명의 처리절차를 구체적으로 살펴보면, 시스템이 구동되면 우선 수신 메세지를 사용자 버퍼로 복사하는 것을 없애기 위해 시스팀 버퍼를 사용자와 공유할 수 있도록 사용자 주소 영역을 설정한다(11).

다음으로 메인보드(2)와 시그널 제어보드(4)의 이중포트 램(9)을 이분하여 송/수신을 위한 큐로 초기화한다(12).

수신을 위해서는 이중포트 램(9)의 큐보다 큐를 기억장치 내에 할당하여 초기화 한다(13), 이후 메세지 송신, 수신 요구에 따라 각각 다른 처리를 하게 되는데(14), 송신 요구일 경우 메모리 복사를 한번 줄이기 위해 이중포트 램(9)의 송신 큐에 직접 저장한다(15). 이 메세지는 이후 시그널 제어보드(4)에 의해 목적 프로세서의 수신 이중포트 램(9)으로 옮겨지게 된다. 송신 프로세서에서 상기와 같은 과정을 거쳐 이중포트 램(9)으로 전달되어온 메세지의 수신 요구일 경우에는 이중포트 램(9)으로 부터 요구 메세지를 읽기 기억장치(8)내에 지정한 큐에 이를 저장한다(16). 이후 이 메세지는 실제로 목적 프로세서에 전달되어야 하는데 이는 주기적으로 수행되는 프로세스가 있어 큐를 읽어서 사용자 영역으로 복사를 할 필요가 없이 시스팀 버퍼 주소를 연결한다(17).

따라서, 상기와 같이 구성되어 동작하는 본 발명은, 메모리 복사를 최소한으로 함으로써 메세지 전송 트래픽이 많은 SMHP(1)에서 No.7 메세지 전송을 위해 실시간의 성능을 만족하는 효율적인 메세지 큐 관리의 효율을 향상시키는 효과가 있다.

Claims

주 제어 기능을 하는 메인보드(2 : MPMA)와, 내부 프로세서 통신(IPC) 메세지를 제어하는 IPC 제어보드(3 : PCCA)와, No. 7 메세지 제어를 위한 시그널 제어보드(4 : SBIA)로 구성되고, 상기 IPC 제어보드(3)는 U-링크(link)(5)를 통해 IPC망(6 : CIN)에, 시그널 제어보드는 시그널망(7 : STN)에 접속되어 있는 시그널링 메세지 관리 프로세서(1 : SMHP)에 적용되는 메세지 큐 관리방법에 있어서, 응용 프로그램 수행 주소 영역을 메인 메모리내 메세지 큐 영역에 설정하는 제1단계(11)와, 상기 제1단계(11) 수행후, 송신 메세지에 대해서는 메인 보드(2)와 시그널 제어보드(4)의 이중포트 램(9)에 큐를 들어 저장하고 종료하는 제2단계(14,15)와, 상기 제1단계(11) 수행후, 수신된 메세지에 대해서는 메인보드(2)와 시그널 제어보드(4)의 이중포트 램(9)으로부터 메세지를 읽어들여 메인 메모리 큐에 저장하는 제3단계(16)와, 상기 제3단계(16) 수행후, 주기적인 프로세스가 메인 메모리 큐를 읽어 실제 목적 프로세서로 메세지를 전달하고 종료하는 제4단계(17)에 의해 수행되는 것을 특징으로 하는 메세지 큐 관리방법.
제1항에 있어서, 상기 제1단계(11) 수행후, 메인보드(2)와 시그널 제어보드(4)의 이중포트 램(9)을 이분하여 송/수신을 위한 큐로 초기화하고 수신을 위해서 이중포트 램(9)의 큐보다 큰 큐를 기억장치(8)내에 할당하여 초기화 하는 단계(12,13)를 더 포함하는 것을 특징으로 하는 메세지 큐 관리방법.