KR100290092B1 - 지연 응답신호 처리 입출력 버스 인터페이스 장치 - Google Patents

Abstract

본 발명은 컴퓨터의 입출력 버스와 프로세서 버스간 인터페이스 블록에 관한 것으로, 특히 입출력 버스를 통한 입출력 디바이스로부터의 명령이 전달된 목적(Target) 프로세서로부터 명령 수행 완료에 대한 응답(Response)을 지연시켜 전달함을 알리는 지연 재시도 응답(Defer Reply Response)이 수신되면, 프로세서 버스를 통한 목적 프로세서와의 동작을 종료하고 새로운 명령전달을 프로세서 버스를 통해 시도하고, 지연 재시도 응답에 해당하는 명령이 수행완료되어 지연 응답(Defer Response)이 수신되면, 그 명령을 입출력 버스를 통해 완전히 종료함으로써 프로세서 버스와 입출력 버스의 사용 효율을 향상시키며, 수행되지 못한 명령에 대한 재시도 동작을 방지하여 시스템 성능을 향상시키는 지연 응답 신호(Defer Response) 처리 입출력 버스 인터페이스 장치에 관한 것이다.

Description

지연 응답 신호 처리 입출력 버스 인터페이스 장치

본 발명은 컴퓨터의 버스 인터페이스 장치에 관한 것으로, 특히 입출력 버스 브리지에 지연 응답 신호(Defer Response)를 처리하는 기능을 부가하여 입출력 버스의 사용 효율을 향상시키는 지연 응답 신호 처리 입출력 버스 인터페이스 장치에 관한 것이다.

일반적으로 컴퓨터 시스템 분야에서 처리 속도가 빠르고 동시에 다중 작업을 할 수 있는 다중 프로세서(Multi-Processor) 시스템을 구현하게 되며, 프로세서와 프로세서간에 상호 연결을 통해 데이터를 송수신하게 되는데, 이러한 프로세서와 프로세서간 또는 프로세서와 디바이스 간에 데이터 송수신은 버스를 통해 이루어진다.

도 1은 일반적인 주변 장치 상호 접속 버스 인터페이스 장치의 블록 구성도이다.

도시된 바와 같이, 외부로부터 데이터를 입력받고 외부로 데이터를 출력하는 입출력 디바이스(5)와; 상기 입출력 디바이스(5)와 데이터를 주고 받는 주변 장치 상호 접속 버스(peripheral component interconnect bus; 이하 ″PCI 버스″라 약칭한다)(10)와; 컴퓨터의 임의의 블록에서 필요한 해당 데이터를 저장하는 메모리(30)와; 상기 메모리(30)의 데이터 기록 및 인출을 제어하는 메모리 컨트롤러(25)와; 상기 메모리 컨트롤러(25)와 다른 프로세서간에 데이터를 송수신해주는 P6 버스(20)와; 상기 P6 버스(20)와 상기 PCI 버스(10)를 인터페이스해주어 상기 입출력 디바이스(5)와 상기 메모리(30)간에 통신이 이루어지도록 하는 주변 장치 접속 버스 브리지(Orion PCI Bridge; 이하 OPB라 약칭한다)(15)로 구성되었다.

상기에서 OPB(15)는, 상기 P6 버스(20)와 데이터를 주고 받는 P6 버스 인터페이스부(16)와, 상기 P6 버스 인터페이스부(16)를 통해 들어오는 상기 입출력 디바이스(5)의 명령을 순차적으로 저장하고 저장된 명령을 해당 프로세서로 순차적으로 전달하는 입출력 큐(17)와, 상기 입출력 큐(17)에 저장된 명령이 순차적으로 저장되고 해당 프로세서로 전달될 수 있도록 제어하는 내부 논리부(18)로 구성되었다.

이와 같이 구성된 종래 주변 장치 상호 접속 버스 인터페이스 장치의 동작을 설명하면 다음과 같다.

먼저, 입출력 디바이스(5)에서 메모리(30)로 해당 데이터를 기록하라는 명령과 함께 기록될 데이터를 외부로부터 입력받으면, 입출력 디바이스(5)는 PCI 버스(10)를 통해 메모리(30)에 기록될 데이터와 기록 명령을 OPB(15)로 전달하게 된다. 여기서 PCI 버스(10)는 입출력 디바이스와 프로세서간 데이터를 전송해주는 데이터 전송 속도가 빠른 입출력 버스이다.

이렇게 입출력 디바이스(5)로부터의 데이터와 명령을 전달받은 OPB(15)는 입출력 큐(17)에 데이터 기록 명령을 저장하게 되며, 메모리(30)에 기록될 데이터를 내부 논리부(18)에 저장하게 된다. 여기서 OPB(15)는 입출력 디바이스로부터의 명령을 순차적으로 입출력 큐(17)에 저장하게 되며, 또한 저장된 순서대로 명령을 출력하여 해당 디바이스나 프로세서에서 그 명령을 수행하도록 전달하게 된다.

그리하여 OPB(15)는 입출력 큐(17)에서 메모리(30) 기록 명령을 꺼내어 P6 버스(20)를 통해 메모리 컨트롤러(25)로 전달하게 되며, 또한 메모리(30)에 기록될 데이터를 전달하게 된다. 이에 메모리 컨트롤러(25)는 메모리(30)로 데이터를 기록하게 된다. 일반적으로 버스는 다수개의 프로세서나 디바이스와 연결되어 있어, 하나의 프로세서가 버스를 사용하고 있는 동안에는 비록 버스를 통해 데이터를 전송하고 있지 않더라도 다른 프로세서는 버스를 사용할 수 없게 된다.

이후 OPB(15)로부터 메모리(30)에 데이터를 기록하라는 다른 디바이스로부터의 명령이 또 전달되면, 메모리 컨트롤러(25)는 메모리(30)에 이미 데이터를 기록하고 있는 상태이기 때문에 새로운 명령을 수행할 수 없게 된다. 그리하여 메모리 컨트롤러(25)는 OPB(15)로 메모리 기록 명령을 수행할 수 없다는 재시도 응답(Retry Response)을 전달하게 되며, 이에 OPB(15)는 메모리 기록 명령을 다시 메모리 컨트롤러(25)로 전달하게 된다. 이렇게 재시도 응답을 받은 수행되지 못한 명령에 대해서는 OPB(15)는 그 명령이 수행되어 정상적인 응답을 수신할 수 있는 상태까지 계속 명령 전달을 재시도하게 된다. 그리하여 P6 버스(20)를 통해 전달되어야 하는 데이터가 많아져 버스 병목 현상(Bus Bottle Neck)이 발생되며, 하나의 명령에 대해 OPB(15)의 재시도 수행이 증가함으로써 시스템 성능이 저하되는 것이다.

이 결과 종래 주변 장치 상호 접속 버스 인터페이스 장치(OPB)는 하나의 프로세서로 명령을 전달하여 그 프로세서로부터 명령을 수행할 수 없다는 재시도 응답을 수신하게 되면, 그 명령이 수행될 때까지 주변 장치 상호 접속 버스 브리지의 해당 프로세서로의 명령 전달 재시도가 계속 수행되므로 시스템 성능을 저하시키는 문제가 있었다.

또한 하나의 프로세서가 버스를 사용하고 있으면 그 버스를 통해 데이터가 전송되고 있지 않더라도 다른 프로세서가 그 버스를 사용할 수 없으므로 버스 사용 효율을 저하시키는 문제도 발생되었다.

본 발명의 목적은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, 입출력 버스 브리지에 지연 응답 신호(Defer Response)를 처리하는 기능을 부가하여 입출력 버스의 사용 효율을 향상시키는 지연 응답 신호 처리 입출력 버스 인터페이스 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은,

입출력 버스를 통해 전달된 입출력 디바이스로부터의 명령중 명령수행 완료에 대한 응답의 지연이 가능한 명령을 저장하고, 그 명령이 전달된 목적(target) 프로세서로부터 명령 수행 완료에 대한 응답(Response)을 지연시켜 전달함을 알리는 지연 재시도 응답(Defer Reply Response)이 수신되면, 프로세서 버스를 통한 목적 프로세서와의 동작을 종료하고 새로운 명령 전달을 프로세서 버스를 통해 시도하는 지연 응답 처리큐와; 목적 프로세서로부터 상기 지연 재시도 응답이 수신되면, 지연 재시도 응답에 해당하는 명령에 대한 재시도 동작의 종료를 제어하고, 지연 재시도 응답에 해당하는 명령 수행이 완료되어 지연 응답(Defer Response)이 수신되면, 그 명령을 완전히 종료하도록 제어하는 내부 논리부를 포함하여 구성됨을 그 기술적 구성상의 특징으로 한다.

도 1 은 종래 주변 장치 상호 접속 버스 브리지의 블록 구성도,

도 2 는 본 발명에 의한 지연 응답 신호를 처리하는 주변 장치 상호 접속 버스 인터페이스 장치의 블록 구성도.

〈도면의 주요 부분에 대한 부호의 설명〉

100:입출력 디바이스 110:주변 장치 상호 접속 버스

120:주변장치 상호접속버스 브리지 121:P6 버스

122:입출력 큐 123:명령 순차 처리큐

124:지연 응답 처리큐 125:내부 논리부

130:P6 버스 140:메모리 컨트롤러

150:메모리

이하, 상기와 같은 본 발명 ″지연 응답 신호 처리 입출력 버스 인터페이스 장치″의 기술적 사상에 따른 일 실시예의 구성 및 동작을 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

〈실시예〉

먼저, 본 발명에 의한 지연 응답 신호 처리 입출력 버스 인터페이스 장치중 지연 응답 신호 처리 주변 장치 상호 접속 버스 인터페이스 장치의 실시예 구성은 도2에 도시된 바와 같이, 외부와 통신이 이루어지는 입출력 디바이스(100)로부터의 데이터를 전송해주는 주변 장치 상호 접속 버스(peripheral component interconnect bus; 이하 ″PCI 버스″라 약칭한다)(110)와; 메모리(150)의 데이터 저장 및 인출을 제어하는 메모리 컨트롤러(140)로 명령 및 데이터를 주고 받는 P6 버스(130)와; 상기 PCI 버스(110)와 상기 P6 버스(130)를 상호 인터페이스해주어 상기 입출력 디바이스(100)와 상기 메모리 컨트롤러(140)간에 통신이 이루어지도록 하고, 상기 메모리 컨트롤러(140)로부터의 지연 응답을 인식하여 명령에 대한 지연을 처리해주어 상기 PCI 버스(110)와 상기 P6 버스(130)의 사용 효율을 향상시키는 주변 장치 접속 버스 브리지(Orion PCI Bridge; 이하 OPB라 약칭한다)(120)로 구성된다.

상기에서 OPB(120)는, 상기 P6 버스(130)와 신호 정합을 수행하는 P6 버스 인터페이스부(121)와, 상기 P6 버스 인터페이스부(121)를 통해 들어오는 동작 수행 명령 및 응답(명령을 수신한 프로세서로부터의 응답(Response))을 순차적으로 버퍼링하고 순차적으로 인출하는 입출력 큐(122)와, 상기 입출력 큐(122)를 통한 상기 입출력 디바이스(100)로부터의 명령을 순차적으로 저장하는 명령 순차 처리큐(123)와, 상기 입출력 큐(122)를 통한 명령에 대한 지연 응답(Defer Response)을 저장하는 지연 응답 처리큐(124)와, 상기 명령순차 처리큐(123)에 저장된 명령이 순차적으로 목적(target) 프로세서로 전달되도록 제어하고, 상기 지연 응답 처리큐(124)에 저장된 지연 응답에 의해 그 지연 응답에 해당하는 명령의 계속적인 재시도를 하지 않고 다른 명령의 전달을 처리하는 내부 논리부(125)로 구성된다.

이와 같이 구성된 본 발명에 의한 지연 응답 신호 처리 주변 장치 상호 접속 버스 인터페이스 장치의 동작을 설명하면 다음과 같다.

먼저, 입출력 디바이스(100)는 외부로부터 메모리(150)로 데이터를 기록하라는 명령과 함께 기록될 데이터를 입력받아, 그 명령과 데이터를 PCI 버스(110)를 통해 OPB(120)로 전달하게 된다. 이때 명령에는 응답신호를 지연시켜 전달해주어도 가능한지의 여부를 나타내는 신호를 포함한다(여기서는 응답 신호 전달이 지연가능한 명령을 예로 설명한다). 그러면 OPB(120)는 입출력 디바이스(100)로부터의 명령과 데이터를 전달받아, 입출력 큐(122)를 통해 메모리 기록 명령은 명령 순차 처리큐(123)에 저장한다.

OPB(120)는 P6 버스(130)의 사용 상태를 감시하고 있다가 P6 버스(130)가 사용되고 있지 않다면, 명령 순차 처리큐(123)에서 순차적으로 명령을 인출하게 되며, 이렇게 인출된 메모리 기록 명령을 P6 버스(130)를 통해 메모리 컨트롤러(140)로 전달하게 된다. 그러면 메모리 컨트롤러(140)는 OPB(120)에서 P6 버스(130)를 통해 전달된 명령에 의해 데이터를 기록하게 된다. 그리고 이 기록 명령에 포함된 지연 응답 신호에 의해 메모리 컨트롤러(140)는, P6 버스(130)를 통해 지연 재시도 응답(Defer Reply Response)을 OPB(120)로 전달함으로써, P6 버스(130)의 사용권을 다른 프로세서가 사용할 수 있도록 넘겨줌은 물론, 이미 메모리(150)로의 기록 명령 동작이 수행되고 있으므로 메모리(150)로의 또다른 기록 명령을 지연시켜 전달해 줄 것을 알리게 된다.

이리하여 다른 디바이스로부터 메모리(150)로의 기록 명령이 또 전달되면, 메모리 컨트롤러(140)는 이미 메모리(150)에 데이터를 기록하는 동작을 수행하고 있으므로 다른 디바이스로부터의 기록 명령을 수행할 수 없게 되어, OPB(120)로 재시도 응답을 보내 OPB(120)가 그 수행되지 못한 기록 명령이 수행될 때까지 재시도 동작을 하는 것을 방지해주게 된다.

그러면 OPB(120)는, 메모리 컨트롤러(140)로부터 수신한 지연 재시도 응답(Defer Reply Response)에 의해 명령순차 처리큐(123)에 저장된 다음 명령을 인출하여 해당 프로세서로 P6 버스(130)를 통해 전달해주게 되는 것이다. 이리하여 OPB(120)는 P6 버스를 통한 입출력 디바이스(100)로부터의 메모리 기록 명령 동작을 끝마치고, PCI 버스(110)를 통해 입출력 디바이스(100)로부터의 메모리 기록 명령에 대한 재시도 응답(Retry Response)을 입출력 디바이스(100)로 전달하게 되는 것이다.

이후 메모리(150)로의 기록 동작이 완료되면 메모리 컨트롤러(140)는 지연 응답 신호(Defer Response)를 OPB(120)로 전달해주게 되며, 이에 OPB(120)는 메모리 기록 명령에 대한 지연 응답(Defer Response)을 입출력 디바이스(100)로 전달해주게 됨으로써 입출력 디바이스(100)로부터의 메모리 기록 명령 수행이 완료되는 것이다.

더불어 본 발명은 PCI 버스와 P6 버스간 인터페이스 블록 뿐만 아니라 입출력 버스와 프로세서 버스간 인터페이스 블록에 적용가능하다.

이상에서 살펴본 바와 같이, 본 발명 ″지연 응답 신호(Defer Response) 처리 입출력 버스 인터페이스 장치″는, 특히, 명령 수행 시간이 길어져 명령 수행 완료에 대한 응답(Response)을 지연시켜 전달해주겠다는 지연 재시도 응답(Defer Reply Response)을 프로세서로부터 수신함으로써 그 프로세서에 대한 또다른 명령 전달로 인해 그 또다른 명령이 수행될 때까지 재시도를 하는 동작을 방지하여 시스템 성능을 향상시키는 효과가 있게 되는 것이다.

또한 버스를 사용하고 있는 프로세서에서 오랜 시간 명령을 수행해야 하고 버스를 통해 전송할 데이터가 없을 경우, 지연 재시도 응답을 주변 장치 상호 접속 버스 브리지로 전달함으로써 버스를 다른 프로세서에서 사용할 수 있도록하여 버스 사용 효율을 향상시키는 효과가 있게 되는 것이다.

Claims (1)

1. 외부와 통신이 이루어지는 입출력 디바이스로부터의 명령을 입출력 버스를 통해 입력받고, 프로세서 버스로 명령을 전달해주는 프로세서 버스 인터페이스부와, 상기 프로세서 버스 인터페이스부를 통한 입력 명령을 순차적으로 입출력하는 입출력 큐와, 상기 입출력 큐를 통한 입출력 디바이스로부터의 명령을 순차적으로 저장하는 명령 순차 처리 큐로 구성된 입출력 버스와 프로세서 버스간 인터페이스 블록에 있어서,

   상기 입출력 버스를 통해 전달된 입출력 디바이스로부터의 명령중 명령수행 완료에 대한 응답의 지연이 가능한 명령을 저장하고, 그 명령이 전달된 목적(target) 프로세서로부터 명령 수행 완료에 대한 응답(Response)을 지연시켜 전달함을 알리는 지연 재시도 응답(Defer Reply Response)이 수신되면, 프로세서 버스를 통한 목적 프로세서와의 동작을 종료하고 새로운 명령 전달을 프로세서 버스를 통해 시도하는 지연 응답 처리큐와;

   목적 프로세서로부터 상기 지연 재시도 응답이 수신되면, 지연 재시도 응답에 해당하는 명령에 대한 재시도 동작의 종료를 제어하고, 지연 재시도 응답에 해당하는 명령 수행이 완료되어 지연 응답(Defer Response)이 수신되면, 그 명령을 완전히 종료하도록 제어하는 내부 논리부를 포함하여 구성된 것을 특징으로 하는 지연 응답 신호(Defer Response) 처리 입출력 버스 인터페이스 장치.

Images