JPH0438555A - プロセッサ間通信方式 - Google Patents
プロセッサ間通信方式Info
- Publication number
- JPH0438555A JPH0438555A JP14570290A JP14570290A JPH0438555A JP H0438555 A JPH0438555 A JP H0438555A JP 14570290 A JP14570290 A JP 14570290A JP 14570290 A JP14570290 A JP 14570290A JP H0438555 A JPH0438555 A JP H0438555A
- Authority
- JP
- Japan
- Prior art keywords
- input
- line
- memory
- sent
- communication information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 86
- 230000004913 activation Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000010365 information processing Effects 0.000 claims description 2
- 238000010187 selection method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセッサ間通信方式に関し、特にシステム制
御装置が通信の管理を行うプロセッサ間通信に関する。
御装置が通信の管理を行うプロセッサ間通信に関する。
従来のプロセッサ間通信方式では、受信先の装置が入出
力装置である場合と主処理装置である場合とで通信方式
を変えるということは行わず以下のように処理していた
。
力装置である場合と主処理装置である場合とで通信方式
を変えるということは行わず以下のように処理していた
。
第１の方法は、システム制御装置がいずれかの装置から
通信要求と受信先情報を含む通信情報を受けた場合に、
全処理装置及び全入出力装置に対して通信要求があるこ
とを示す信号と通信情報を発行する。
通信要求と受信先情報を含む通信情報を受けた場合に、
全処理装置及び全入出力装置に対して通信要求があるこ
とを示す信号と通信情報を発行する。
主処理装置及び全入出力装置は、通信要求があることを
示す信号を受けると通信情報をデコードし、その結果受
信先の装置として指定された装置は通信情報により指定
される処理を実行する。
示す信号を受けると通信情報をデコードし、その結果受
信先の装置として指定された装置は通信情報により指定
される処理を実行する。
第２の方法は、通信要求の装置が通信情報をメモリ等共
通領域に書込み、その後システム制御装置に対して通信
要求及び通信情報を発行する。
通領域に書込み、その後システム制御装置に対して通信
要求及び通信情報を発行する。
システム制御装置は通信情報をデコードし、その結果受
信先の装置として指定された主処理装置又は入出力装置
に対して通信要求があることを示す信号を発行する。通
信要求があることを示す信号を受けた主処理装置又は入
出力装置は、メモリ等共通領域から通信情報を読出し通
信情報により指定される処理を実行する。
信先の装置として指定された主処理装置又は入出力装置
に対して通信要求があることを示す信号を発行する。通
信要求があることを示す信号を受けた主処理装置又は入
出力装置は、メモリ等共通領域から通信情報を読出し通
信情報により指定される処理を実行する。
上述した従来の第１のプロセッサ間通信方式は、全主処
理装置及び全入出力装置がそれぞれシステム制御装置か
ら通信情報を入力するための専用のインターフェイスを
持つため、処理速度は速いがハードウェア量及びＬＳＩ
の入力ビン数が増大するという欠点がある。
理装置及び全入出力装置がそれぞれシステム制御装置か
ら通信情報を入力するための専用のインターフェイスを
持つため、処理速度は速いがハードウェア量及びＬＳＩ
の入力ビン数が増大するという欠点がある。
また、第２のプロセッサ間通信方式は、主処理装置及び
全入出力装置が通信情報を入力するための専用のインタ
ーフェイスを持たないため、ハードウェア量及びＬＳＩ
の入力ピン数は小さいが、通信情報を得るためにはメモ
リ等共通領域をアクセスする必要があり、そのためのオ
ーバーヘッドにより処理速度が低下するという欠点があ
る。
全入出力装置が通信情報を入力するための専用のインタ
ーフェイスを持たないため、ハードウェア量及びＬＳＩ
の入力ピン数は小さいが、通信情報を得るためにはメモ
リ等共通領域をアクセスする必要があり、そのためのオ
ーバーヘッドにより処理速度が低下するという欠点があ
る。
本発明は、少なくとも１台の主処理装置と少なくとも１
台の入出力装置とから構成される装置群と前記装置群を
集中管理するシステム制御装置とメモリを備え、前記装
置群は前記システム制御装置との間の共通データバスを
用いて前記システム制御装置経由で前記メモリのリード
、ライトを行い、受信先装置が前記入出力装置の場合は
メモリ経由で通信情報を送り、受信先装置が前記主処理
装置の場合は前記システム制御装置経由で通信情報を送
る情報処理システムであって、前記装置群のうちの１台
の装置を送信元とし、他の１台の前記装置を受信先とし
て通信を行なうプロセッサ間通信方式において、前記装
置群における前記各装置から前記システム制御装置へコ
マンドを送る個別のＣＤ線と、メモリアドレス又は受信
先装置情報を含む前記通信情報を送る個別のＡＤ線とを
備え、前記システム制御装置から前記主処理装置へは前
記各主処理装置を共通に起動するＰＣＲＱ信号線と前記
通信情報を前記各主処理装置に共通に送るＰＣＤＴ線と
を備え、前記システム制御装置から前記入出力装置へは
前記入出力装置を個別に起動する個別のＩＯＰＣ線を備
え、前記システム制御装置は、前記装置群からの前記個
別のＣＤ線による前記コマンドを予じめ定めた選択手順
で受けつけるリクエスト調停部と、前記リクエスト調停
部によって選択された前記主処理装置又は前記入出力装
置のメモリライト要求手段により前記ＣＤ線から送られ
るメモリライトコマンドに応じて前記コマンドを送出し
た前記装置のＡＤ線から送られる前記装置群で予め定め
られたメモリアドレスに前記装置から前記共通データバ
スを用いて送られる前記通信情報を書込むメモリ書込み
手段と、前記リクエスト調停部によって選択された前記
入出力装置のメモリリード要求手段により前記ＣＤ線か
ら送られるメモリリードコマンドに応じて前記コマンド
を送出した前記入出力装置の前記ＡＤ線から送られる前
記装置群で予め定められたメモリアドレスから前記通信
情報を読出し前記共通データバスを用いて前記コマンド
を送出した入出力装置に送出するメモリ読出し手段と、
前記リクエスト調停部によって選択された前記主処理装
置又は前記入出力装置の通信要求手段により前記ＣＤ線
から送られる通信要求コマンドに応じて前記ＰＣＲＱ信
号線をＯＮＬ前記コマンドを送出した前記装置のＡＤ線
から送られる前記通信情報を前記ＰＣＤＴ線に送出する
とともに前記コマンドを送出した前記装置のＡＤ線から
送られる前記通信情報における前記受信先装置情報が前
記入出力装置を指している場合は前記入出力装置に対応
するＩＯＰＣ線をＯＮする受信先装置起動制御手段を有
し、前記主処理装置は前記ＰＣＲＱ信号線がＯＮの場合
で前記ＰＣＤＴ線から入力される前記通信情報における
前記受信先装置情報が予め前記主処理装置が持っている
装置番号と一致した場合に前記通信情報を受信する通信
情報受信手段を有し、前記入出力装置は前記入出力装置
の前記ＩＯＰＣ線がＯＮ時に前記メモリリード要求手段
を起動する人出、力装置起動受付手段を有することを特
徴とする。
台の入出力装置とから構成される装置群と前記装置群を
集中管理するシステム制御装置とメモリを備え、前記装
置群は前記システム制御装置との間の共通データバスを
用いて前記システム制御装置経由で前記メモリのリード
、ライトを行い、受信先装置が前記入出力装置の場合は
メモリ経由で通信情報を送り、受信先装置が前記主処理
装置の場合は前記システム制御装置経由で通信情報を送
る情報処理システムであって、前記装置群のうちの１台
の装置を送信元とし、他の１台の前記装置を受信先とし
て通信を行なうプロセッサ間通信方式において、前記装
置群における前記各装置から前記システム制御装置へコ
マンドを送る個別のＣＤ線と、メモリアドレス又は受信
先装置情報を含む前記通信情報を送る個別のＡＤ線とを
備え、前記システム制御装置から前記主処理装置へは前
記各主処理装置を共通に起動するＰＣＲＱ信号線と前記
通信情報を前記各主処理装置に共通に送るＰＣＤＴ線と
を備え、前記システム制御装置から前記入出力装置へは
前記入出力装置を個別に起動する個別のＩＯＰＣ線を備
え、前記システム制御装置は、前記装置群からの前記個
別のＣＤ線による前記コマンドを予じめ定めた選択手順
で受けつけるリクエスト調停部と、前記リクエスト調停
部によって選択された前記主処理装置又は前記入出力装
置のメモリライト要求手段により前記ＣＤ線から送られ
るメモリライトコマンドに応じて前記コマンドを送出し
た前記装置のＡＤ線から送られる前記装置群で予め定め
られたメモリアドレスに前記装置から前記共通データバ
スを用いて送られる前記通信情報を書込むメモリ書込み
手段と、前記リクエスト調停部によって選択された前記
入出力装置のメモリリード要求手段により前記ＣＤ線か
ら送られるメモリリードコマンドに応じて前記コマンド
を送出した前記入出力装置の前記ＡＤ線から送られる前
記装置群で予め定められたメモリアドレスから前記通信
情報を読出し前記共通データバスを用いて前記コマンド
を送出した入出力装置に送出するメモリ読出し手段と、
前記リクエスト調停部によって選択された前記主処理装
置又は前記入出力装置の通信要求手段により前記ＣＤ線
から送られる通信要求コマンドに応じて前記ＰＣＲＱ信
号線をＯＮＬ前記コマンドを送出した前記装置のＡＤ線
から送られる前記通信情報を前記ＰＣＤＴ線に送出する
とともに前記コマンドを送出した前記装置のＡＤ線から
送られる前記通信情報における前記受信先装置情報が前
記入出力装置を指している場合は前記入出力装置に対応
するＩＯＰＣ線をＯＮする受信先装置起動制御手段を有
し、前記主処理装置は前記ＰＣＲＱ信号線がＯＮの場合
で前記ＰＣＤＴ線から入力される前記通信情報における
前記受信先装置情報が予め前記主処理装置が持っている
装置番号と一致した場合に前記通信情報を受信する通信
情報受信手段を有し、前記入出力装置は前記入出力装置
の前記ＩＯＰＣ線がＯＮ時に前記メモリリード要求手段
を起動する人出、力装置起動受付手段を有することを特
徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す構成図である。第１図
において、主処理装置１〜３及び入出力装置４．５とシ
ステム制御装置６との間のメモリライトデータ、メモリ
リードデータ用の共通バスインターフェイスは省略しで
ある。また、本実施例では、主処理装置が３台、入出力
装置が２台ある場合について説明する。
において、主処理装置１〜３及び入出力装置４．５とシ
ステム制御装置６との間のメモリライトデータ、メモリ
リードデータ用の共通バスインターフェイスは省略しで
ある。また、本実施例では、主処理装置が３台、入出力
装置が２台ある場合について説明する。
まず、主処理装置１が送信元の装置、となり、入出力装
置４に対して通信を行う場合について説明する。
置４に対して通信を行う場合について説明する。
主処理装置ｌはシステム制御装置６のリクエスト調停部
６１に対して、信号線ＣＤＩによりメモリへの書込みを
要求するコマンドを、また信号線ＡＤ１によりメモリへ
の書込みのアドレスをそれぞれ送出する。同時に、通信
情報をメモリライトデータとしてメモリ書込み・読出し
制御手段６３に対して送出する。リクエスト調停部６１
は信号線ＣＤ１〜ＣＤ５及び信号線ＡＤＩ〜ＡＤ５の中
から、予じめ定めた優先順序で要求を受けつける。
６１に対して、信号線ＣＤＩによりメモリへの書込みを
要求するコマンドを、また信号線ＡＤ１によりメモリへ
の書込みのアドレスをそれぞれ送出する。同時に、通信
情報をメモリライトデータとしてメモリ書込み・読出し
制御手段６３に対して送出する。リクエスト調停部６１
は信号線ＣＤ１〜ＣＤ５及び信号線ＡＤＩ〜ＡＤ５の中
から、予じめ定めた優先順序で要求を受けつける。
主処理装置１が選択されたとすると、リクエスト調停部
６１はメモリ書込み・読出し制御手段６３に対し信号線
ＭＲＱにより書込みを要求するコマンドを、また信号線
ＭＡＤによりメモリへの書込みのアドレスをそれぞれ送
出する。
６１はメモリ書込み・読出し制御手段６３に対し信号線
ＭＲＱにより書込みを要求するコマンドを、また信号線
ＭＡＤによりメモリへの書込みのアドレスをそれぞれ送
出する。
メモリ書込み・読出し制御手段６３はメモリに対してア
ドレス、書込みデータ、制御信号を送出しメモリ書込み
を行う。
ドレス、書込みデータ、制御信号を送出しメモリ書込み
を行う。
メモリへ通信情報を書込んだ後主処理装置１は、リクエ
スト調停部６１に対して信号線ＣＤＩにより通信を要求
するコマンドを、信号線ＡＤＩにより受信先装置情報を
含む通信情報を送出する。リクエスト調停部６１にて主
処理装置１が選択されたとすると、信号線ＣＤ１からの
コマンドにより受信先装置起動制御手段６２を介して信
号線ＰＣＲＱがＯＮになり、主処理装置１〜３は通信要
求があることを認識する。それとともに、信号線ＡＤ１
の通信情報は信号線ＰＣＤＴを介して受信先装置起動制
御手段６２におけるデコーダ６２１によりデコードされ
信号線ｌ０ＲＱがＯＮになる。信号線ＰＣＲＱ、信号線
ｌ０ＲＱがＯＮになることにより信号線ＩＯＰＣがＯＮ
になり入出力装置４は自分への通信要求があることを認
識する。
スト調停部６１に対して信号線ＣＤＩにより通信を要求
するコマンドを、信号線ＡＤＩにより受信先装置情報を
含む通信情報を送出する。リクエスト調停部６１にて主
処理装置１が選択されたとすると、信号線ＣＤ１からの
コマンドにより受信先装置起動制御手段６２を介して信
号線ＰＣＲＱがＯＮになり、主処理装置１〜３は通信要
求があることを認識する。それとともに、信号線ＡＤ１
の通信情報は信号線ＰＣＤＴを介して受信先装置起動制
御手段６２におけるデコーダ６２１によりデコードされ
信号線ｌ０ＲＱがＯＮになる。信号線ＰＣＲＱ、信号線
ｌ０ＲＱがＯＮになることにより信号線ＩＯＰＣがＯＮ
になり入出力装置４は自分への通信要求があることを認
識する。
入出力装置４は入出力装置起動受付手段１１により信号
線ｒｏｐｃのＯＮ信号を受けると、メモリリード要求手
段１２を介してリクエスト調停部６１に対して信号線Ｃ
Ｄ４によりメモリに読出しを要求するコマンドを、また
信号線ＡＤ４によりメモリからの読出しのアドレスをそ
れぞれ送出する。
線ｒｏｐｃのＯＮ信号を受けると、メモリリード要求手
段１２を介してリクエスト調停部６１に対して信号線Ｃ
Ｄ４によりメモリに読出しを要求するコマンドを、また
信号線ＡＤ４によりメモリからの読出しのアドレスをそ
れぞれ送出する。
リクエスト調停部６１にて入出力装置４が選択された場
合、メモリ書込み・読出し制御手段６３に対して信号線
ＭＲＱによるコマンドにより読出しを要求するコマンド
を、また信号線ＭＡＤによるアドレスにより読出しのア
ドレスをそれぞれ送出する。これらのコマンドとアドレ
スによりメモリ書込み・読出し制御手段６３はメモリか
らデータを読出し、入出力装置４に対して共通バスを通
してメモリリードデータを送出する。
合、メモリ書込み・読出し制御手段６３に対して信号線
ＭＲＱによるコマンドにより読出しを要求するコマンド
を、また信号線ＭＡＤによるアドレスにより読出しのア
ドレスをそれぞれ送出する。これらのコマンドとアドレ
スによりメモリ書込み・読出し制御手段６３はメモリか
らデータを読出し、入出力装置４に対して共通バスを通
してメモリリードデータを送出する。
この場合、主処理装置１が通信情報を書込むアドレスと
入出力装置］１ｉ４が読出すアドレスとが等しくなるよ
うに、予めメモリの領域は定めておく。
入出力装置］１ｉ４が読出すアドレスとが等しくなるよ
うに、予めメモリの領域は定めておく。
入出力装置４は得られた通信情報に従って処理を実行す
る。一方、主処理装置１〜３は信号線ＰＣＲＱがＯＮで
あることにより、信号線ＰＣＤＴのデータをデコードす
るが、自分への通信要求でないことが分り無視する。
る。一方、主処理装置１〜３は信号線ＰＣＲＱがＯＮで
あることにより、信号線ＰＣＤＴのデータをデコードす
るが、自分への通信要求でないことが分り無視する。
次に、主処理装置２が主処理装置３に通信を行う場合は
、まず主処理装置２はリクエスト調停部６１に対して信
号線ＣＤ２により通信を要求するコマンドを、信号線Ａ
Ｄ２により受信先装置情報を含む通信情報を送出する。
、まず主処理装置２はリクエスト調停部６１に対して信
号線ＣＤ２により通信を要求するコマンドを、信号線Ａ
Ｄ２により受信先装置情報を含む通信情報を送出する。
リクエスト調停部６１にて主処理装置２が選択された場
合、信号線ＣＤ２により受信先装置起動制御手段６２に
おける信号線ＰＣＲＱがＯＮになり、それとともに、信
号線ＡＤ２における受信先装置情報は信号線ｐｃＤＴに
よりデコーダ６２１に送られるが、この場合はデコーダ
６２１によるデコードの結果信号線ｌ０ＲＱ、ＩＩＲＱ
ともにＯＦＦになる。一方、主処理装置１〜３は通信情
報受信手段１０にて信号線ＰＣＲＱがＯＮであることに
より、信号線ＰＣＤＴにおける受信先装置情報をデコー
ドし、本実施例では、主処理装置３が自分への通信要求
であることを認識し、信号線ＰＣＤＴ中の通信情報に従
って処理を実行する。
合、信号線ＣＤ２により受信先装置起動制御手段６２に
おける信号線ＰＣＲＱがＯＮになり、それとともに、信
号線ＡＤ２における受信先装置情報は信号線ｐｃＤＴに
よりデコーダ６２１に送られるが、この場合はデコーダ
６２１によるデコードの結果信号線ｌ０ＲＱ、ＩＩＲＱ
ともにＯＦＦになる。一方、主処理装置１〜３は通信情
報受信手段１０にて信号線ＰＣＲＱがＯＮであることに
より、信号線ＰＣＤＴにおける受信先装置情報をデコー
ドし、本実施例では、主処理装置３が自分への通信要求
であることを認識し、信号線ＰＣＤＴ中の通信情報に従
って処理を実行する。
以上説明したように主処理装置には専用インターフェイ
スを用いて通信情報を送出するため、メモリ経由で通信
する場合のオー／＜−へ・ンドによる処理速度の低下を
防止でき、また処理速度がそれほど要求されない入出力
装置には、メモリ等の共有領域を介して通信情報を送出
することにより、入出力装置の通信情報を受信する専用
インターフェイスを削除することができハードウェア量
及びＬＳＩの入力ビン数の増大を抑えることができる。
スを用いて通信情報を送出するため、メモリ経由で通信
する場合のオー／＜−へ・ンドによる処理速度の低下を
防止でき、また処理速度がそれほど要求されない入出力
装置には、メモリ等の共有領域を介して通信情報を送出
することにより、入出力装置の通信情報を受信する専用
インターフェイスを削除することができハードウェア量
及びＬＳＩの入力ビン数の増大を抑えることができる。
また、送信元の装置が主処理装置である場合について説
明したが、入出力装置が送信元の装置である場合も同様
に通信相手が入出力装置の場合はメモリの共有領域を介
して行い、相手が主処理装置の場合はシステム制御装置
を介して行う。
明したが、入出力装置が送信元の装置である場合も同様
に通信相手が入出力装置の場合はメモリの共有領域を介
して行い、相手が主処理装置の場合はシステム制御装置
を介して行う。
さらに、本実施例では、主処理装置が３台、入出力装置
が２台ある場合について説明したが、本発明は台数に関
係なく適用できることは言うまでもない。
が２台ある場合について説明したが、本発明は台数に関
係なく適用できることは言うまでもない。
以上説明したように本発明によれば、高い処理速度が要
求される主処理装置には専用インターフェイスを用いて
通信情報を送出し、処理速度がそれほど要求されない入
出力装置には、メモリ等の共有領域を介して通信情報を
送出することにより、入出力装置のハードウェア量及び
ＬＳＩの入力ビン数の増大を抑え、主処理装置にデータ
転送する場合のオーバーヘッドによる処理速度の低下を
抑えるという効果がある。
求される主処理装置には専用インターフェイスを用いて
通信情報を送出し、処理速度がそれほど要求されない入
出力装置には、メモリ等の共有領域を介して通信情報を
送出することにより、入出力装置のハードウェア量及び
ＬＳＩの入力ビン数の増大を抑え、主処理装置にデータ
転送する場合のオーバーヘッドによる処理速度の低下を
抑えるという効果がある。
第１図は本発明の一実施例を示す構成図である。
１〜３・・・主処理装置、４，５・・・入出力装置、６
・・・システム制御装置、１０・・・通信情報受信手段
、１１・・・入出力装置起動受付手段、１２・・・メモ
リリード要求手段、６１・・・リクエスト調停部、６２
・・・受信先装置起動制御手段、６３・・・メモリ書込
み・読出し制御手段、６２１・・・デコーダ。
・・・システム制御装置、１０・・・通信情報受信手段
、１１・・・入出力装置起動受付手段、１２・・・メモ
リリード要求手段、６１・・・リクエスト調停部、６２
・・・受信先装置起動制御手段、６３・・・メモリ書込
み・読出し制御手段、６２１・・・デコーダ。
Claims (1)
- 少なくとも１台の主処理装置と少なくとも１台の入出
力装置とから構成される装置群と前記装置群を集中管理
するシステム制御装置とメモリを備え、前記装置群は前
記システム制御装置との間の共通データバスを用いて前
記システム制御装置経由で前記メモリのリード、ライト
を行い、受信先装置が前記入出力装置の場合はメモリ経
由で通信情報を送り、受信先装置が前記主処理装置の場
合は前記システム制御装置経由で通信情報を送る情報処
理システムであって、前記装置群のうちの１台の装置を
送信元とし、他の１台の前記装置を受信先として通信を
行なうプロセッサ間通信方式において、前記装置群にお
ける前記各装置から前記システム制御装置へコマンドを
送る個別のＣＤ線と、メモリアドレス又は受信先装置情
報を含む前記通信情報を送る個別のＡＤ線とを備え、前
記システム制御装置から前記主処理装置へは前記各主処
理装置を共通に起動するＰＣＲＱ信号線と前記通信情報
を前記各主処理装置に共通に送るＰＣＤＴ線とを備え、
前記システム制御装置から前記入出力装置へは前記入出
力装置を個別に起動する個別のＩＯＰＣ線を備え、前記
システム制御装置は、前記装置群からの前記個別のＣＤ
線による前記コマンドを予じめ定めた選択手順で受けつ
けるリクエスト調停部と、前記リクエスト調停部によっ
て選択された前記主処理装置又は前記入出力装置のメモ
リライト要求手段により前記ＣＤ線から送られるメモリ
ライトコマンドに応じて前記コマンドを送出した前記装
置のＡＤ線から送られる前記装置群で予め定められたメ
モリアドレスに前記装置から前記共通データバスを用い
て送られる前記通信情報を書込むメモリ書込み手段と、
前記リクエスト調停部によって選択された前記入出力装
置のメモリリード要求手段により前記ＣＤ線から送られ
るメモリリードコマンドに応じて前記コマンドを送出し
た前記入出力装置の前記ＡＤ線から送られる前記装置群
で予め定められたメモリアドレスから前記通信情報を読
出し前記共通データバスを用いて前記コマンドを送出し
た入出力装置に送出するメモリ読出し手段と、前記リク
エスト調停部によって選択された前記主処理装置又は前
記入出力装置の通信要求手段により前記ＣＤ線から送ら
れる通信要求コマンドに応じて前記ＰＣＲＱ信号線をＯ
Ｎし前記コマンドを送出した前記装置のＡＤ線から送ら
れる前記通信情報を前記ＰＣＤＴ線に送出するとともに
前記コマンドを送出した前記装置のＡＤ線から送られる
前記通信情報における前記受信先装置情報が前記入出力
装置を指している場合は前記入出力装置に対応するＩＯ
ＰＣ線をＯＮする受信先装置起動制御手段を有し、前記
主処理装置は前記ＰＣＲＱ信号線がＯＮの場合で前記Ｐ
ＣＤＴ線から入力される前記通信情報における前記受信
先装置情報が予め前記主処理装置が持つている装置番号
と一致した場合に前記通信情報を受信する通信情報受信
手段を有し、前記入出力装置は前記入出力装置の前記Ｉ
ＯＰＣ線がＯＮ時に前記メモリリード要求手段を起動す
る入出力装置起動受付手段を有することを特徴とするプ
ロセッサ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14570290A JPH0438555A (ja) | 1990-06-04 | 1990-06-04 | プロセッサ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14570290A JPH0438555A (ja) | 1990-06-04 | 1990-06-04 | プロセッサ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0438555A true JPH0438555A (ja) | 1992-02-07 |
Family
ID=15391140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14570290A Pending JPH0438555A (ja) | 1990-06-04 | 1990-06-04 | プロセッサ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0438555A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06241652A (ja) * | 1993-02-16 | 1994-09-02 | Air Prod And Chem Inc | クリプトンとキセノンに富む流れを主空気蒸留塔から直接製造する方法 |
| US9651478B2 (en) | 2011-01-12 | 2017-05-16 | Toshiba Medical Systems Corporation | Analyzer |
-
1990
- 1990-06-04 JP JP14570290A patent/JPH0438555A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06241652A (ja) * | 1993-02-16 | 1994-09-02 | Air Prod And Chem Inc | クリプトンとキセノンに富む流れを主空気蒸留塔から直接製造する方法 |
| US9651478B2 (en) | 2011-01-12 | 2017-05-16 | Toshiba Medical Systems Corporation | Analyzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754509B1 (en) | Mobile communication device having dual micro processor architecture with shared digital signal processor and shared memory | |
| KR970029014A (ko) | 데이타 프로세싱 시스템 및 방법 | |
| JPH0332094B2 (ja) | ||
| KR100347076B1 (ko) | 2차 버스로부터의 메시징 유닛 액세스 | |
| KR20050043303A (ko) | 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치 | |
| JP3481308B2 (ja) | インターフェース装置、データ転送システム及びデータ転送方法 | |
| JPH0438555A (ja) | プロセッサ間通信方式 | |
| KR100874169B1 (ko) | 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법 | |
| JPS6184767A (ja) | システム間結合方式 | |
| KR100290092B1 (ko) | 지연 응답신호 처리 입출력 버스 인터페이스 장치 | |
| GB2248128A (en) | A single board computer | |
| JPH07160655A (ja) | メモリアクセス方式 | |
| JPS6347867A (ja) | デユアルｃｐｕ間通信方式 | |
| KR100438555B1 (ko) | 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JPH0573473A (ja) | 産業用コンピユータシステム | |
| KR100294639B1 (ko) | 다중억세스캐쉬장치 | |
| JPH01234962A (ja) | バス制御方式 | |
| KR20020058364A (ko) | 패킷 이원화 처리를 위한 라우터 | |
| JPS6093509A (ja) | プログラマブル・コントロ−ラの入出力モジユ−ル | |
| JPH02186462A (ja) | バス転送制御装置 | |
| JPH05115080A (ja) | 共通メモリ制御方式 | |
| JPS63217444A (ja) | 多重ポ−トメモリ | |
| JP2000035939A (ja) | インテリジェント型ｐｃアドインボード |