KR100438555B1 - 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법 - Google Patents

하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법 Download PDF

Info

Publication number
KR100438555B1
KR100438555B1 KR10-2001-0076708A KR20010076708A KR100438555B1 KR 100438555 B1 KR100438555 B1 KR 100438555B1 KR 20010076708 A KR20010076708 A KR 20010076708A KR 100438555 B1 KR100438555 B1 KR 100438555B1
Authority
KR
South Korea
Prior art keywords
hard disk
board
processor
standby
signal
Prior art date
Application number
KR10-2001-0076708A
Other languages
English (en)
Other versions
KR20030046235A (ko
Inventor
유영민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0076708A priority Critical patent/KR100438555B1/ko
Publication of KR20030046235A publication Critical patent/KR20030046235A/ko
Application granted granted Critical
Publication of KR100438555B1 publication Critical patent/KR100438555B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법에 관한 것으로 특히 종래 기술에서는 하나의 하드 디스크를 액티브 보드만 사용할 수 있어 스탠바이 보드가 액티브 보드에 정보를 요청하여 두 보드 사이의 별도의 채널을 이용하여 데이터를 받는 방식과, 액티브 및 스탠바이가 별도로 자신의 하드 디스크를 이용하고 별도의 컨트롤러가 두 하드 디스크의 데이터를 서로 일치시키는 방식이 있는데, 전자의 경우 액티브 보드에서 하드 디스크를 액세스하여 스탠바이 보드에 데이터를 넘겨주어야 하므로 액티브 보드에 부하가 가해져 액티브 보드가 정상적인 성능을 발휘하기 어렵고, 후자의 경우 하드 디스크의 이중화 효과는 있지만 별도의 컨트롤러가 필요하므로 설계 비용 및 원가가 증가한다는 단점이 있다.
따라서, 본 발명은 이중화된 보드가 하나의 하드 디스크를 공유하여 순차적으로 하드 디스크에 액세스하도록 구현되어 설계 원가를 절감할 수 있고, 또한 스탠바이 보드가 하드 디스크를 직접 액세스함으로써 액티브 보드의 부하를 최소화할 수 있다는 장점이 있다.

Description

하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법{DUAL PROCESSOR SYSTEM USING A HARD DISK AND CONTROL METHOD THEREOF}
본 발명은 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법에 관한 것으로, 특히 하나의 하드 디스크를 두 개의 프로세서가 순차적으로 공유하도록 구현된 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법에 관한 것이다.
종래의 프로세서를 가진 보드가 이중화되어 있고, 외부에 고정된 하드 디스크를 사용하는 경우, 다음의 두가지 방법이 사용되었다.
첫번째는 하나의 하드 디스크(10)를 액티브 보드(20)만 사용할 수 있어 스탠바이 보드(30)가 하드 디스크(10)의 데이터를 이용하기 위해서는 액티브 보드(20)에 정보를 요청하여 두 보드 사이의 별도의 채널(P2)을 이용하여 데이터를 받는 방식으로 도 1a에 도시된 것과 같은 구성을 이룬다.
도 1a를 참조하면, 액티브 보드(20)는 제 1 경로(P1)를 통해 자신이 하드 디스크(10)를 점유하나, 스탠바이 보드(30)와 하드 디스크(10) 사이의 전송 경로는 없고, 대신 스탠바이 보드(30)가 제 2 경로(P2)를 통해 정보를 요청하면 액티브 보드(20)는 자신의 하드 디스크(10)를 탐색하여 제 2 경로(P2)를 통해 데이터를 송신하여 준다.
그러나, 상술한 첫번째 방식은 하나의 하드 디스크만을 사용하나 스탠바이 보드의 요청이 있을 경우, 액티브 보드에서 하드 디스크를 액세스하여 데이터를 전송해주어야 하므로 액티브 보드에 부하가 가해진다. 즉, 스탠바이 보드의 요청이있을 경우 액티브 보드가 정상적인 성능을 발휘하기 어렵다.
두 번째는 두개의 하드 디스크(10A, 10B)를 두어서 액티브 및 스탠바이 보드각각 별도로 자신의 하드 디스크(10A, 10B)를 이용하고 별도의 콘트롤러(40)가 두 하드 디스크(10A, 10B)의 데이터를 서로 일치시키는 방식으로 도 1b에 도시된 것과 같은 구성을 이룬다.
도 1b를 참조하면, 두개의 하드 디스크(10A, 10B)가 각각 액티브 보드(20)와 스탠바이 보드(30)에 연결된다.
이렇게 되면 액티브 및 스탠바이 보드는 자신의 하드 디스크를 자유롭게 이용할 수 있지만, 이때 두개의 하드 디스크는 서로 데이터가 일치해야 하므로 별도의 콘트롤러(40)가 두 하드 디스크 사이에 연결되어, 액티브 보드와 연결된 하드 디스크(10A)의 내용을 스탠바이 보드와 연결된 하드 디스크(10B)로 복사하여 넘겨준다.
그러나, 상술한 두번째 방법은 하드 디스크의 이중화 효과는 있지만 별도의 콘트롤러가 필요하므로 설계 비용 및 원가가 증가한다는 단점이 있다.
따라서, 본 발명은 종래 기술의 문제점을 해결하기 위한 것으로, 이중화된 보드가 하나의 하드 디스크를 공유함으로써 설계 원가를 절감할 수 있고, 또한 스탠바이 보드가 하드 디스크를 직접 액세스함으로써 액티브 보드의 부하를 줄일 수 있는 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일 실시 예는, 제 1 및 제 2 프로세서 보드와 각각의 전송로를 통해 연결된 하드 디스크와; 제 2 프로세서 보드로부터의 하드 디스크 사용 요청에 따라, 하드 디스크 액세스 여부를 판단하여, 그 판단 결과에 따라 선택적으로 하드 디스크 액세스를 중단함과 동시에 하드 디스크 사용 허가 신호를 출력하는 제 1 프로세서 보드와; 하드 디스크를 액세스해야할 필요가 있을 경우, 상기 제 1 프로세서 보드에 하드 디스크 사용 요청한 후, 상기 제 1 프로세서 보드로부터 하드 디스크 사용 허가 신호가 출력되면, 하드 디스크를 액세스하는 제 2 프로세서 보드를 포함하여 구성된 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 다른 실시 예는, 스탠바이 보드로부터 하드 디스크 사용 요청 신호가 출력되는 제 1 단계와; 액티브 보드에서 상기 하드 디스크 사용 요청 신호를 수신하여 하드 디스크 사용 여부를 판단한 후, 상기 판단 결과에 따라 하드 디스크 액세스를 중단함과 동시에 하드 디스크 사용 허가 신호를 출력하는 제 2 단계와; 상기 스탠바이 보드로부터 하드 디스크 사용 허가 신호 수신 여부에 따라 하드 디스크를 액세스하는 제 3 단계와; 상기 스탠바이 보드의 하드 디스크 사용 종료에 따라 하드 디스크 사용 요청 신호 전송을 중단하고, 상기 액티브 보드가 하드 디스크를 액세스하는 제 4 단계로 구성된 것을 특징으로 한다.
도 1a 및 도 1b는 종래 기술에 따른 하드 디스크 공용 이중화 프로세서 시스템의 구성도.
도 2는 본 발명에 따른 하드 디스크 공용 이중화 프로세서 시스템의 블록 구성도.
도 3은 본 발명에 따른 하드 디스크 공용 이중화 프로세서 시스템의 제어 방법을 설명하기 위한 플로우차트.
***도면의 주요 부분에 대한 부호 설명***
10 : 하드 디스크 100, 200 : 제 1 보드, 제 2 보드
110, 210 : 버퍼 제어부 111, 211 : 버퍼
112, 212 : OR 게이트 120, 220 : 프로세서부
130, 230 : 이중화 정합부 131, 231 : 액티브 유니트
132, 232 : 스탠바이 유니트
이하, 본 발명에 따른 일 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 따른 하드 디스크 공용 이중화 프로세서 시스템의 블록 구성도이다.
도 2를 참조하면, 본 발명에 따른 하드 디스크 공용 이중화 프로세서 시스템은 두개의 프로세서 보드(100, 200)가 하나의 하드 디스크(10)와 연결된 상태의 시스템 구성을 이룬다.
상기 각 프로세서 보드(100,200)는 외부로부터 입력되는 제어 신호에 따라 인에이블/디스에이블되는 버퍼 제어부(110,210)와, 보드간에 전송되는 신호를 송수신하는 이중화 정합부(130, 230)와, 상기 버퍼 제어부(110,210)를 통해 하드 디스크(10)를 액세스하고 자신의 액티브/스탠바이 여부에 따라 상기 이중화 정합부(130, 230)를 선택적으로 구동시키는 프로세서부(120, 220)로 구성된다.
상기 버퍼 제어부(110, 210)는 상기 이중화 정합부(130,230)로부터의 출력되는 인에이블 신호에 따라 선택적으로 인에이블 또는 디스에이블 신호를 출력하는 논리합 게이트(112, 212)와, 상기 논리합 게이트(112, 212)로부터의 출력 신호에 따라 인에이블 또는 디스에이블되는 버퍼(111, 211)로 구성된다.
상기 버퍼 제어부(110)의 버퍼(111)가 열리면 하드 디스크(10)의 액세스가 가능하고, 닫히면 하드 디스크(10)의 액세스는 불가능하다.
상기 이중화 정합부(130, 230)는 액티브일 때 동작하는 액티브 유니트(131,231)와, 스탠바이일 때 동작하는 스탠바이 유니트(132,232)로 이루어진다.
상기 액티브 유니트(131, 231)는 상기 프로세서부(120, 220)로부터 액티브 신호를 입력받아 구동되어 스탠바이 유니트(232,132)로부터 스탠바이 요청 신호(RSTBREQ ; Receive Standby Request)를 수신하여 상기 프로세서부(120,220)에 하드 디스크 중지 요청(HDDSTOPREQ ; Hard Disk STOP Request) 신호를 출력하고, 상기 프로세서부(120, 220)로부터 하드 디스크 중지 허가 신호(HDDSTOPGNT : Hard Disk STOP Grant)를 수신하여 스탠바이 유니트(232,132)로 하드 디스크 허가 신호(SHDDGNT : Standby Hard Disk use Grant)를 출력한다.
상기 스탠바이 유니트(132, 232)는 상기 프로세서부(120,220)로부터 스탠바이 신호를 입력받아 구동되어 상기 프로세서부(120,220)로부터 하드 디스크 사용 요청 신호(HDDUSEREQ : Hard Disk Use Request)를 수신하여 액티브 유니트(231,131)에 스탠바이 요청 신호(SSTBREQ : Send Standby Request)를 출력하고, 상기 액티브 유니트(231,131)로부터 출력되는 하드 디스크 허가 신호(RHDDGNT : Receive Hard Disk use Grant)를 수신하여 상기 프로세서부(120,220)에 하드 디스크 사용 허가 신호(HDDAVGNT)를 출력한다.
상기 프로세서부(120, 220)는 프로세서를 포함하여 인터럽트의 처리와 실제 하드 디스크(10)의 액세스를 담당하고, 자신이 액티브이면 상기 액티브 유니트(131, 231)를 동작시키고, 스탠바이이면 스탠바이 유니트(132, 232)를 동작시킨다.
도 3은 본 발명에 따른 하드 디스크 공용 이중화 프로세서 시스템의 제어 방법을 설명하기 위한 플로우차트이다.
도 3을 참조하면, 본 발명에 따른 하드 디스크 공용 이중화 프로세서의 제어 방법은 스탠바이 보드로부터 하드 디스크 사용 요청 신호를 출력하는 단계(S300)와; 액티브 보드에서 상기 하드 디스크 사용 요청 신호를 수신하여 하드 디스크 사용 여부를 판단한 후, 상기 판단 결과에 따라 하드 디스크 액세스를 중단함과 동시에 하드 디스크 사용 허가 신호를 출력하는 단계(S310~S350)와; 상기 스탠바이 보드로부터 하드 디스크 사용 허가 신호 수신 여부에 따라 하드 디스크를 액세스하는 단계(S360~S380)와; 상기 스탠바이 보드의 하드 디스크 사용 종료에 따라 하드 디스크 사용 요청 신호 전송을 중단하고, 상기 액티브 보드가 하드 디스크를 액세스하는 단계(S390~S460)로 이루어진다.
이 후, 본 발명의 이해를 돕기 위해 제 1 프로세서 보드(100)를 액티브 보드로, 제 2 프로세서 보드(200)를 스탠바이 보드로 가정한 상태에서, 스탠바이 요청 신호 발생에 따른 두 프로세서 보드 내의 동작 설명을 하기로 한다.
우선 제 2 프로세서 보드(200)내의 프로세서부(220)는 하드 디스크(10)를 사용해야 할 필요가 있을 경우, 하드 디스크 사용 요청 신호를 발생시키고, 이를 받은 스탠바이 유니트(232)는 스탠바이 요청 신호를 제 1 프로세서 보드(100)로 전송하게 된다(S300).
상기 스탠바이 요청 신호는 제 1 프로세서 보드(100)의 액티브 유니트(131)에 수신되어, 프로세서부(120)로 송신하여 인터럽트를 걸게 되고(S310), 프로세서부(120)는 인터럽트 루틴안에서 이 요청을 허용하여, 하드 디스크(10)의 액세스를 중단할 지의 여부를 판단한다(S320).
상기 S320의 판단 결과, 하드 디스크(10)의 액세스를 중단할 경우, 상기 프로세서부(120)는 하드디스크 중지 허가 신호를 출력하고, 액티브 유니트(131)는 이를 수신하여 제 2 프로세서 보드(200)에 하드 디스크 사용 허가 신호를출력함(S340)과 동시에 버퍼 제어부(110)에 버퍼 디스에이블 신호를 출력한다(S330).
상기 버퍼 디스에이블 신호를 수신한 논리합 게이트(112)는 액티브 유니트와 스탠바이 유니트 모두 디스에이블 신호를 출력하므로, 버퍼를 디스에이블시킨다(S330).
그러면, 상기 버퍼는 디스에이블 되고, 상기 프로세서부(120)는 내부의 로컬 메모리를 사용하여 동작하게 된다(S350).
그러나, 상기 S320의 판단 결과, 하드 디스크의 액세스를 중단하지 않을 경우, 상기 프로세서부(120)는 어떤 신호도 출력하지 않는다.
이 때, 제 2 프로세서 보드(200)의 프로세서부(220)는 하드 디스크 사용 허가 신호가 수신되는지를 판단하여(S360), 상기 판단 결과, 하드 디스크 사용 허가 신호가 출력되면, 즉, 스탠바이 유니트(232)에 하드 디스크 사용 허가 신호가 출력되면, 상기 프로세서부(220)에 하드 디스크 사용 허가 신호를 출력함과 동시에 상기 버퍼 제어부(210)에 버퍼 인에이블 제어 신호를 출력하여, 버퍼(211)를 인에이블 시킨다(S370).
상기 프로세서부(220)는 하드 디스크 사용 허가 신호를 수신하여, 하드 디스크를 액세스한다(S380).
그러나, 상기 S360의 판단 결과, 상기 제 1 프로세서 보드(100)로부터 하드 디스크 사용 허가 신호가 수신되지 않으면, 상기 프로세서는 일정 시간이 지난후, 다시 스탠바이 요청 신호를 출력한다.
이때, 제 1 프로세서 보드(100)의 프로세서부(120)는 만약 도중에 하드 디스크(10)를 다시 사용하여야 할 필요가 있을 때에는 즉, 로컬 메모리가 초과되면(S390), 하드 디스크 사용 허가 신호 전송을 중지한다(S400).
이것은 액티브 유니트(131)로 하여금 하드 디스크 사용 허가 신호 전송을 중지하게 하고, 이 때 제 2 프로세서 보드(200)는 이를 인터럽트로 감지하여(S410), 하드 디스크의 사용을 즉시 중단함과 동시에 자신의 버퍼를 디스에이블하고 나서 스탠바이 요청 신호 전송을 중단한다(S420).
제 1 프로세서 보드(100)는 스탠 바이 요청 신호 전송 중단에 따라, 버퍼를 인에이블하여 하드 디스크를 액세스한다(S430).
그리고, 제 2 프로세서 보드(200)는 일정 시간이 경과한 후, S300의 단계로 궤환되어, 스탠바이 요청 신호로 하드 디스크 사용을 요청한다.
그러나, 상기 S390의 판단 결과, 메모리가 초과하지 않았을 경우에는, 스탠바이 요청 신호 수신이 중지되는지를 판단한다(S460).
즉, 제 2 프로세서 보드(200)가 하드 디스크 액세스 종료에 따라(S440), 스탠바이 요청이 중지된다(S450)
상기 S460의 판단 결과, 스탠바이 요청이 중지되면, 버퍼를 인에이블 시키고 다시 하드 디스크를 액세스한다(S430).
상술한 과정에서 스탠바이의 인터럽트가 빈번하게 나타날 경우, 액티브 보드에 또다른 부하로 작용할 수 있으나 대부분의 경우 스탠바이 보드는 초기에 0S 프로그램 로딩을 위하여 하드 디스크를 사용하는 경우 외에는 다시 액세스하는 경우가 거의 없으므로 액티브에 거의 부하를 주지 않는다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
상기에서 살펴본 본 발명은 하드 디스크 하나를 가지고 설계가 가능하므로 원가가 절감되고 액티브와 스탠바이 보드간에 데이터 채널이 필요없어 설계가 간단해진다는 이점이 있다.

Claims (4)

  1. 제 1 및 제 2 프로세서 보드와 각각의 전송로를 통해 연결된 하드 디스크와;
    제 2 프로세서 보드로부터의 하드 디스크 사용 요청에 따라, 하드 디스크 액세스 여부를 판단하여, 그 판단 결과에 따라 선택적으로 하드 디스크 액세스를 중단함과 동시에 하드 디스크 사용 허가 신호를 출력하는 제 1 프로세서 보드와;
    하드 디스크를 액세스해야할 필요가 있을 경우, 상기 제 1 프로세서 보드에 하드 디스크 사용을 요청한 후, 상기 제 1 프로세서 보드로부터 하드 디스크 사용 허가 신호가 출력되면, 하드 디스크를 액세스하는 제 2 프로세서 보드를 포함하여 구성된 것을 특징으로 하는 하드 디스크 공용 이중화 프로세서 시스템.
  2. 제 1항에 있어서, 상기 각 프로세서 보드는
    외부로부터 입력되는 제어 신호에 따라 인에이블/디스에이블되어 프로세서부의 하드 디스크 액세스를 지원하는 버퍼 제어부와;
    액티브 또는 스탠바이 선택 신호에 따라 선택적으로 동작되는 두개의 유니트로 이루어져, 다른 보드와 프로세서부의 데이터 전송을 중개하고, 하드 디스크 사용 여부에 따라 버퍼 제어부에 인에이블/디스에이블 신호를 출력하는 이중화 정합부와;
    상기 액티브 또는 스탠바이 여부에 따라 이중화 정합부를 선택적으로 동작시키고, 상기 하드 디스크 사용 여부를 판단하여 판단 결과 하드 디스크 사용 요청신호 또는 하드 디스크 사용 허가 신호를 출력하는 프로세서부를 포함하여 구성된 것을 특징으로 하는 하드 디스크 공용 이중화 프로세서 시스템.
  3. 제 2항에 있어서, 상기 버퍼 제어부는
    상기 이중화 정합부의 두 개의 유니트 중 하나로부터 출력되는 제어 신호에 따라 선택적으로 버퍼의 인에이블/디스에이블 신호를 출력하는 논리합 게이트와;
    상기 논리합 게이트로부터의 출력 신호에 따라 인에이블/디스에이블되는 버퍼로 구성되는 것을 특징으로 하는 하드 디스크 공용 이중화 프로세서 시스템.
  4. 스탠바이 보드로부터 하드 디스크 사용 요청 신호가 출력되는 제 1 단계와;
    액티브 보드에서 상기 하드 디스크 사용 요청 신호를 수신하여 하드 디스크 사용 여부를 판단한 후, 상기 판단 결과에 따라 하드 디스크 액세스를 중단함과 동시에 하드 디스크 사용 허가 신호를 출력하는 제 2 단계와;
    상기 스탠바이 보드로부터 하드 디스크 사용 허가 신호 수신 여부에 따라 하드 디스크를 액세스하는 제 3 단계와;
    상기 스탠바이 보드의 하드 디스크 사용 종료에 따라 하드 디스크 사용 요청 신호 전송을 중단하고, 상기 액티브 보드가 하드 디스크를 액세스하는 제 4 단계로 이루어진 것을 특징으로 하는 하드 디스크 공용 이중화 프로세서 시스템의 제어 방법.
KR10-2001-0076708A 2001-12-05 2001-12-05 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법 KR100438555B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076708A KR100438555B1 (ko) 2001-12-05 2001-12-05 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0076708A KR100438555B1 (ko) 2001-12-05 2001-12-05 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20030046235A KR20030046235A (ko) 2003-06-12
KR100438555B1 true KR100438555B1 (ko) 2004-07-03

Family

ID=29573239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0076708A KR100438555B1 (ko) 2001-12-05 2001-12-05 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR100438555B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014080A (ko) * 1990-12-31 1992-07-30 경상현 이중화된 프로세서의 동작/대기결정 방법
KR960035296A (ko) * 1995-03-24 1996-10-24 김주용 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법
KR19980046492A (ko) * 1996-12-12 1998-09-15 정장호 통신처리시스템에서 축적장치의 이중화 제어장치
KR19990015707A (ko) * 1997-08-08 1999-03-05 서평원 통신 시스템 내 이중화 호스트의 하드 디스크 접속방법
KR19990028356U (ko) * 1997-12-26 1999-07-15 김덕중 통신 시스템의 회로 보드 이중화 장치
JP2000148525A (ja) * 1998-11-18 2000-05-30 Hitachi Ltd サービスプロセッサ二重化システムの現用系負荷軽減方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920014080A (ko) * 1990-12-31 1992-07-30 경상현 이중화된 프로세서의 동작/대기결정 방법
KR960035296A (ko) * 1995-03-24 1996-10-24 김주용 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법
KR19980046492A (ko) * 1996-12-12 1998-09-15 정장호 통신처리시스템에서 축적장치의 이중화 제어장치
KR19990015707A (ko) * 1997-08-08 1999-03-05 서평원 통신 시스템 내 이중화 호스트의 하드 디스크 접속방법
KR19990028356U (ko) * 1997-12-26 1999-07-15 김덕중 통신 시스템의 회로 보드 이중화 장치
JP2000148525A (ja) * 1998-11-18 2000-05-30 Hitachi Ltd サービスプロセッサ二重化システムの現用系負荷軽減方法

Also Published As

Publication number Publication date
KR20030046235A (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
US7162556B2 (en) Matrix type bus connection system and power reduction method therefor
US7480808B2 (en) Method and apparatus for managing power consumption relating to a differential serial communication link
US20080307422A1 (en) Shared memory for multi-core processors
JPS63269247A (ja) メモリ制御サブシステム
US6789183B1 (en) Apparatus and method for activation of a digital signal processor in an idle mode for interprocessor transfer of signal groups in a digital signal processing unit
US7376850B2 (en) Methods of computer power status management and computers utilizing the same
JPH06250916A (ja) 共有メモリの排他制御方法
KR20050043303A (ko) 다중 프로세서 환경에서의 ｄｍａ를 이용한 고속 데이터전송 방법 및 그 장치
US5603042A (en) Pipelined data ordering system utilizing state machines to data requests
KR100438555B1 (ko) 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법
KR20000041901A (ko) 교환기에서의 이중화 프로세서
US20020029309A1 (en) Warm standby duplexing device and method for operating the same
KR19980025854A (ko) 이중화 시스템에서 동작 분리 고속 데이타 전송장치
JPH09319693A (ja) データ転送装置および並列コンピュータシステム
KR100874169B1 (ko) 프로세서간 커맨드를 직접 전달하는 듀얼 포트 메모리 및이를 수행하기 위한 방법
US6910119B1 (en) Instruction pipe and stall therefor to accommodate shared access to return stack buffer
JP3852882B2 (ja) マスタスレーブ装置
US7523467B1 (en) Virtual processing chains
JPH0438555A (ja) プロセッサ間通信方式
JP2003150446A (ja) キャッシュメモリ
JPH0744460A (ja) スヌープ処理方式
KR100414365B1 (ko) 다중프로세서간 통신 제어 장치 및 그 방법
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
KR100604569B1 (ko) 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기
JP2000035939A (ja) インテリジェント型ｐｃアドインボード

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090529

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee