KR920014080A - 이중화된 프로세서의 동작/대기결정 방법 - Google Patents

이중화된 프로세서의 동작/대기결정 방법 Download PDF

Info

Publication number
KR920014080A
KR920014080A KR1019900022880A KR900022880A KR920014080A KR 920014080 A KR920014080 A KR 920014080A KR 1019900022880 A KR1019900022880 A KR 1019900022880A KR 900022880 A KR900022880 A KR 900022880A KR 920014080 A KR920014080 A KR 920014080A
Authority
KR
South Korea
Prior art keywords
processor
state
determining
counterpart
standby
Prior art date
Application number
KR1019900022880A
Other languages
English (en)
Other versions
KR930010291B1 (ko
Inventor
김재명
조주현
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019900022880A priority Critical patent/KR930010291B1/ko
Publication of KR920014080A publication Critical patent/KR920014080A/ko
Application granted granted Critical
Publication of KR930010291B1 publication Critical patent/KR930010291B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

내용 없음

Description

이중화된 프로세서의 동작/대기결정 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 하드웨어 시스템의 구성도, 제2도는 본 발명의 전체 흐름도.

Claims (4)

  1. 시스템 버스에 연결되어 잇는 메인 CPU 프로세서(1)(MPNA)와 프로세서 통신담당보드(2)(PCCA)및 이중화 처리 담당보드(3)(DCCA)로 구성된 프로세서 유니트가 이중화되어 자신과 상대측 프로세서 상태를 결정하기 위한 프로세서 상태 결정처리 장치에 있어서, 상대측 프로세서가 원래 목적이 아닌 일을 수행하는지 여부를 점검하기 위한 제1단계; 상기 제1단계 후 상재측 프로세서에서 도착한 신호를 구별하여 자신의 상태와 상대측 프로세서의 상태를 결정하는 제2단계; 시간 경과후 본래의 목적을 수행하는지 여부를 확인하는 제3단계; 상기 제3단계후 상대측 프로세서에 도착한 신호를 구별하여 자신의 상태와 상대측 프로세서의 상태를 결정하는 제4단계; 시간경과에 의해 일정하게 정해놓은 횟수에 따라 재시도하는 제5단계로 이루어진 것을 특징으로하는 이중화된 프로세스의 동작/대기 결정 방법.
  2. 제1항에 있어서, 상기 제2단계는 상태확인 메세지의 응답메세지를 상대측 프로세서로 부터 수신하고 수신메세지에 대한 응답메세지를 보낸후 자신 프로세서는 동작상태(ACT)상대측 프로세서는 대기상태(STB)로 결정하는 제1단계; 상태 확인 메세지의 응답메세지를 수신만 한 경우에는 자신 프로세서는 대기상태(STB), 상대 프로세서는 동작상태(ACT)로 결정하는 제2단계; 상대측 프로세서가 이미 대기상태임을 알리는 메세지를 수신하면 자신 프로세서는 동작상태(ACT)로, 상대측 프로세서는 대기상태(STB)로 결정하는 제3단계로 이루어진것을 특징으로 하는 이중화된 프로세서의 동작/대기 결정방법.
  3. 제1항에 있어서, 상기 제4단계에는 상대측 프로세서로부터 원래의 기능을 수행한다는 메세지를 수신하면 자신 프로세서는 대기상태(STB), 상대프로세서는 동작상태(ACT)로 결정하는 제2단계; 상대측 프로세서가 이미 대기상태임을 알리는 메세지를 수신하면 자신 프로세스는 동작상태(ACT)로, 상대측 프로세서는 본래의 기능을 수행하면서 대기상태(CROS-STB)로 결정하는 제3단계로 이루어진것을 특징으로 하는 이중화된 프로세서의 동작/대기 결정방법.
  4. 제1항에 있어서, 상기 제5단계는 재시도 횟수가 일정하게 정해놓은 횟수 미만이면 처음 과정으로 되돌아가 재수행하는 제1단계; 정해놓은 횟수이상이면 자신 프로세서는 동작상태(ACT)로 상대 프로세서는 대기상태(STB)로 결정하는 제2단계로 이루어진것을 특징으로 하는 이중화된 프로세서의 동작/대기 결정방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900022880A 1990-12-31 1990-12-31 이중화된 프로세서의 동작/대기 결정 방법 KR930010291B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900022880A KR930010291B1 (ko) 1990-12-31 1990-12-31 이중화된 프로세서의 동작/대기 결정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900022880A KR930010291B1 (ko) 1990-12-31 1990-12-31 이중화된 프로세서의 동작/대기 결정 방법

Publications (2)

Publication Number Publication Date
KR920014080A true KR920014080A (ko) 1992-07-30
KR930010291B1 KR930010291B1 (ko) 1993-10-16

Family

ID=19309295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022880A KR930010291B1 (ko) 1990-12-31 1990-12-31 이중화된 프로세서의 동작/대기 결정 방법

Country Status (1)

Country Link
KR (1) KR930010291B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438555B1 (ko) * 2001-12-05 2004-07-03 엘지전자 주식회사 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101635646B (zh) 2009-06-24 2012-11-28 中兴通讯股份有限公司 主/备板卡的倒换方法及系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438555B1 (ko) * 2001-12-05 2004-07-03 엘지전자 주식회사 하드 디스크 공용 이중화 프로세서 시스템 및 그 제어 방법

Also Published As

Publication number Publication date
KR930010291B1 (ko) 1993-10-16

Similar Documents

Publication Publication Date Title
KR920014080A (ko) 이중화된 프로세서의 동작/대기결정 방법
KR960006388A (ko) 클라이언트 · 서버 · 시스템 및 그 제어 방법
KR840003084A (ko) 보조서비스 콤퓨터를 갖는 콤퓨터 시스템
US5475816A (en) Reply monitor for a network of microprocessor-based systems
JPS57113152A (en) Dumping processing system
KR940023092A (ko) 이중화된 멀티프로세서 시스팀에서의 프로세서간 통신 방법
KR940023093A (ko) 운용/대기 모드를 이용한 멀티프로세서 시스팀에서의 프로세서간 통신방법
JPS56143072A (en) Hung up release and processing system in multiprocessor processing system
KR940023126A (ko) 전전자 교환기의 디바이스 보드의 버스 액세스 상태 감시 및 보고방법
KR970064067A (ko) 통신망(Network) 이중화를 위한 통신망 검사방법
KR950022612A (ko) 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법
JP3107104B2 (ja) 待機冗長方式
KR920014083A (ko) 프로세서 정합 운용시 장애 진단 및 복구방법
JPS57105049A (en) Fault processing method of data processing device
KR840002550A (ko) 초기 프로그램 로오드방식
KR980004107A (ko) 하드웨어 세마포를 이용한 프로세서간의 통신 방법 및 장치
KR920014061A (ko) 에러위치 및 상태 확인 장치
KR920014072A (ko) 중계선 제어 이중화를 위한 시동 과정에서의 상태 점검방법
KR920014111A (ko) 사용자 프로그램 로딩방법
KR970068413A (ko) 전전자 교환기의 경보 장치
JPH0248736A (ja) 情報処理システム
KR920020901A (ko) 전전자 교환기의 하위레벨 프로세서 로딩방법
KR890003183A (ko) 전전자 교환기에서 이중화 프로세서의 긴급 폴트 검출장치 및 방법
KR950010467A (ko) 전전자 교환기의 프로세서간 통신(ipc)을 위한 하드웨어(h/w) 경로확인 시험방법
JPH0241945B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980929

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee