KR19990028356U - 통신 시스템의 회로 보드 이중화 장치 - Google Patents

Abstract

본 고안은 통신 시스템에 있어서 각 회로 보드를 각각 이중화시켜서 각 회로 보드가 액티브 회로 보드(active circuit board) 및 스탠바이 회로 보드(standby circuit board)로 각각 동작하도록하는 통신 시스템의 회로 보드 이중화 장치에 관한 것으로, 종래의 기술에 있어서는 프로세서의 이중화 방식을 고유 운영체제(Operating System; OS)가 지원할 뿐, 상용 운영체제는 이를 지원하지 않으므로 상용 운영체제에서 그 프로세서의 이중화 방식을 적용하기가 어려운 결점이 있었으나, 본 고안에서는 제1,제2 회로 보드(2,4)에 각각 탑재된 각 프로세서가 저장부(6)를 하드웨어적으로 공유하도록하여 그 두 프로세서가 상용 운영체제에서도 이중화로 동작하도록하므로 상술한 결점을 개선시킬 수 있는 것이다.

Description

통신 시스템의 회로 보드 이중화 장치

본 고안은 통신 시스템의 회로 보드 이중화 장치에 관한 것으로서, 특히 통신 시스템에 있어서 각 회로 보드를 각각 이중화시켜서 각 회로 보드가 액티브 회로 보드(active circuit board) 및 스탠바이 회로 보드(standby circuit board)로 각각 동작하도록하는 통신 시스템의 회로 보드 이중화 장치에 관한 것이다.

이와 관련하여, 종래의 기술에 따른 통신 시스템 중 교환기는 일반 컴퓨터 시스템(computer system)과는 달리 고도의 신뢰성과 가용성을 보장하여야하므로 시스템을 폴트 톨러런트(fault tolerant)하게 구성하는데, 특히 프로세서(processor) 부분을 이중화한다.

이를 위하여 각 교환기 제조업체는 조건에 따라 하드웨어(hardware)의 높은 신뢰성과 소프트웨어(software)의 신뢰성을 만족시키기 위하여 다양한 구조를 가지는데, 특히 폴트 톨러런스를 구현하기 위해 고유의 하드웨어 구조와 소프트웨어 구조를 가지고 있으며, 대부분 프로세서의 이중화 방식을 기본 전제로 채택하고 있다.

그러나, 이와 같은 종래의 기술에 있어서는 프로세서의 이중화 방식을 고유 운영체제(Operating System; OS)가 지원할 뿐, 상용 운영체제는 이를 지원하지 않으므로 상용 운영체제에서 그 프로세서의 이중화 방식을 적용하기가 어려운 결점이 있었다.

본 고안은 상술한 결점을 개선하기 위하여 안출한 것으로서, 두 회로 보드에 각각 탑재된 각 프로세서가 메모리(memory)를 하드웨어적으로 공유하도록하여 그 두 프로세서가 상용 운영체제에서도 이중화로 동작하도록하는 통신 시스템의 회로 보드 이중화 장치를 제공하는 데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 고안은 외부의 제어에 의하여 소정의 정보를 리드(read)/라이트(write)하는 저장부와, 각 프로세서가 각각 탑재되어 상대방의 장애 상태를 서로 감시하고 각 프로세서가 상기 저장부를 공유하도록해서 각각 액티브 상태 및 스탠바이 상태의 이중화로 동작하는 제1,제2 회로 보드로 이루어지는 것을 특징으로 한다.

도 1은 본 고안에 따른 통신 시스템의 회로 보드 이중화 장치의 일 실시 예를 나타낸 블록도,

도 2는 도 1에 따른 제1,제2 회로 보드의 일 실시 예를 나타낸 블록도.

<도면의 주요부분에 대한 부호의 설명>

2,4 : 제1,제2 회로 보드 6 : 저장부

10 : 프로세서 12 : 입력·출력 제어부

14 : 입력부

본 고안의 상술한 목적 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 고안의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.

이하, 상술한 목적을 달성하기 위한 본 고안의 실시 예를 상세히 설명하면 다음과 같다.

도 1은 본 고안에 따른 통신 시스템의 회로 보드 이중화 장치의 일 실시 예를 나타낸 블록도로, 저장부(6)는 "DPRAM(Dual Port Random Access Memory)"으로 이루어져 외부의 제어에 의하여 소정의 정보를 리드/라이트하며, 제1,제2 회로 보드(2,4)는 각 프로세서가 각각 탑재되어 상대방의 장애 상태를 서로 감시하고 각 프로세서가 상기 저장부(6)를 즉, "DPRAM"을 공유하도록해서 각각 액티브 상태 및 스탠바이 상태의 이중화로 동작한다.

이와 같이 이루어지는 본 고안에 따른 통신 시스템의 회로 보드 이중화 장치의 동작을 도 2를 참조하여 보면 다음과 같다.

도 2는 도 1에 따른 제1,제2 회로 보드(2,4)의 일 실시 예를 나타낸 블록도로, 프로세서(10)는 입력부(14)를 통해 입력 신호를 인가받아 소정의 신호를 출력하는데, 입력부(14)의 입출력은 입력·출력 제어부(12)의 제어에 따른다.

또한, 본 고안에 따른 시스템의 구조는 콜드 스탠바이(cold standby) 구조를 가지는 것으로, 액티브 프로세서는 스탠바이 프로세서의 입력을 디세이블(disable) 상태로 만든다.

그리고 VME 버스를 이용하여 액티브 프로세서와 스탠바이 프로세서의 체크 메시지(check message)를 교환하며, 저장부(6)에 액티브 프로세서의 수행 결과를 라이트한다.

다음, 스탠바이 프로세서는 입력을 받지않기 때문에 저장부(6)를 액세스(access)할 필요가 없으며, 만일 액티브 프로세에 장애가 발생하여 스탠바이 프로세서가 액티브 프로세서로 천이될 경우 그 액티브 프로세서로 천이된 프로세서가 저장부(6)의 정보를 액세스하여 원래의 액티브 프로세서와 동기를 맞추어 서비스가 끊김없이 계속 수행되도록한다.

이때, 액티브 상태로 천이된 프로세서 측의 입력을 인에이블(enable)시키고 스탠바이 상태로 천이된 프로세서 측의 입력을 디세이블시킨다.

물론, 이와 같이 이중화 동작에 이상이 발생 즉, 액티브 프로세서와 스탠바이 프로세서의 체크 메시지를 교환하지 못하는 경우가 발생하면 즉각 이 사실이 운영자에게 통보되어 그 운영자가 적절한 조치를 취하도록해야할 것이다.

이상에서 설명한 바와 같이 본 고안은 제1,제2 회로 보드(2,4)에 각각 탑재된 각 프로세서가 저장부(6)를 하드웨어적으로 공유하도록하여 그 두 프로세서가 상용 운영체제에서도 이중화로 동작하도록함으로써 시스템의 신뢰도가 향상되는 효과가 있다.

Claims (2)

1. 외부의 제어에 의하여 소정의 정보를 리드(read)/라이트(write)하는 저장부(6);

   각 프로세서가 각각 탑재되어 상대방의 장애 상태를 서로 감시하고 각 프로세서가 상기 저장부(6)를 공유하도록해서 각각 액티브 상태 및 스탠바이 상태의 이중화로 동작하는 제1,제2 회로 보드(2,4)로 이루어지는 것을 특징으로 하는 통신 시스템의 회로 보드 이중화 장치.
2. 제 1 항에 있어서,

   상기 저장부(6)는 DPRAM(Dual Port Random Access Memory)으로 이루어지는 것을 특징으로 하는 통신 시스템의 회로 보드 이중화 장치.