KR19980055992A - 전전자 교환기의 데이터 이중화 장치 - Google Patents

전전자 교환기의 데이터 이중화 장치 Download PDF

Info

Publication number
KR19980055992A
KR19980055992A KR1019960075243A KR19960075243A KR19980055992A KR 19980055992 A KR19980055992 A KR 19980055992A KR 1019960075243 A KR1019960075243 A KR 1019960075243A KR 19960075243 A KR19960075243 A KR 19960075243A KR 19980055992 A KR19980055992 A KR 19980055992A
Authority
KR
South Korea
Prior art keywords
data
bus
central processing
storage
processing unit
Prior art date
Application number
KR1019960075243A
Other languages
English (en)
Inventor
최남식
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960075243A priority Critical patent/KR19980055992A/ko
Publication of KR19980055992A publication Critical patent/KR19980055992A/ko

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 버스(BUS)를 사용하여 데이터를 이중화하도록 하기에 적합한 전전자 교환기의 데이터 이중화 장치에 관한 것으로서, 종래의 기술에 있어서는 제 1 중앙 처리 장치(110)가 제 1 저장부(130)에 데이터를 쓰고 난 다음 제 2 저장부(230)로 데이터를 쓰고자 할 경우 제 1, 제 2 래치부(140,240)를 이용함으로써 억세스(access) 시간이 많이 소요되는 결점이 있었으나, 본 발명에서는 액티브 보드에서 제 1, 제 2 저장부(330, 430)에 데이터를 쓰는 경우 버스(500)를 통해 쓰기 사이클이 발생하면 이중화를 위한 두 제 1, 제 2 저장부(330, 430)에 데이터 쓰기가 동시에 이루어지도록 함으로써 쓰기 사이클이 적게 소요되므로 상술한 결점을 개선시킬 수 있는 것이다.

Description

전전자 교환기의 데이터 이중화 장치
본 발명은 전전자 교환기의 데이터 이중화 장치에 관한 것으로서, 특히, 버스(BUS)를 사용하여 데이터를 이중화하도록 하기에 적합한 전전자 교환기의 데이터 이중화 장치에 관한 것이다.
이와 관련하여, 도 1은 종래의 기술에 따른 전전자 교환기의 보드 이중화 장치의 일 실시예를 나타낸 블록도로서, 데이터를 이중화하는 제 1 보드(100)와 제 2 보드(200)로 이루어진다.
이때, 상술한 제 1 보드(100)는 제 1 중앙 처리 장치(central processing unit ; CPU)(110), 제 1 제어부(120), 제 1 저장부(130) 그리고 제 1 래치(Latch)(140)로 이루어지고 제 2 보드(200)는 제 2 중앙 처리 장치(210), 제 2 제어부(220), 제 2 저장부(230) 그리고 제 2 래치(240)로 이루어진다.
이와 같이 이루어지는 종래의 기술을 보면 다음과 같다.
먼저, 제 1 보드(100) 내의 제 1 중앙 처리 장치(110)에서 제 1 저장부(130)로 데이터를 쓰고자할 경우 제 1 중앙 처리 장치(110)는 제 1 제어부(120)가 제 1 저장부(130)에 데이터를 쓰도록 하고, 제 1 래치(140)를 제어하여 데이터를 래치한 후, 제 2 보드(200) 내의 제 2 래치(240)를 이용해서 제 2 저장부(230)에 데이터를 쓴다.
이때, 제 2 저장부(230)에 쓰기가 완료되면 제 1 중앙 처리 장치(110)는 새로운 쓰기를 위한 사이클(cycle)을 시작할 수 있다.
그러나, 이와 같은 종래의 기술에 있어서는 제 1 중앙 처리 장치(110)가 제 1 저장부(130)에 데이터를 쓰고 난 다음 제 2 저장부(230)로 데이터를 쓰고자할 경우 제 1, 제 2 래치부(140,240)를 이용함으로써 억세스(access) 시간이 많이 소요되는 결점이 있다.
즉, 제 1 중앙 처리 장치(110)는 실제 제 1 저장부(130)에 쓰는 시간만 소요되어야 하는데, 데이터의 이중화를 위해서는 제 2 저장부(230)에 쓰기가 완료될 때까지 기다려야 한다.
본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로서 액티브 보드(active board)에서 저장부에 데이터를 쓰는 경우, 버스를 통해 쓰기 사이클이 발생하면 이중화를 위한 두 저장부에 데이터 쓰기가 동시에 이루어지도록 하여 데이터의 이중화를 보장할 수 있는 전전자 교한기의 데이터 이중화 장치를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 데이터 경로를 제공하는 버스, 버스에 각각 이중화 접속되어 자신의 기능을 각각 제어하는 제 1, 제 2 중앙 처리 장치, 버스에 각각 접속되어 제 1 중앙 처리 장치로부터의 쓰기 사이클 또는 제 2 중앙 처리 장치로부터의 쓰기 사이클이 버스를 통해 발생되면 같은 데이터를 각각 쓰는 제 1, 제 2 저장 장치를 포함하여 이루어지는 것을 특징으로 한다.
도 1 은 종래의 기술에 따른 전전자 교환기의 보드 이중화 장치의 일 실시예를 나타낸 블록도
도 2 는 본 발명에 따른 전전자 교한기의 데이터 이중화 장치의 일 실시예를 나타낸 블록도
* 도면의 주요 부분에 대한 부호의 설명 *
300, 400 : 제 1, 제 2 중앙 처리 장치
310, 410 : 제 1, 제 2 저장 장치320, 420 : 제 1, 제 2 제어부
330, 430 : 제 1, 제 2 저장부500 : 버스
본 발명의 상술한 목적 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
이하, 상술한 목적을 달성하기 위한 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2를 참조하면, 도 2는 본 발명에 따른 전전자 교환기의 데이터 이중화 장치의 일 실시예를 나타낸 블록도로서, 데이터 경로를 제공하는 버스(500), 상술한 버스(500)에 각각 이중화 접속되어 자신의 기능을 각각 제어하는 제 1, 제 2 중앙 처리 장치(300, 400), 상술한 버스(500)에 각각 접속되어 상술한 제 1 중앙 처리 장치(300)로부터의 쓰기 사이클 또는 상술한 제 2 중앙 처리 장치(400)로부터의 쓰기 사이클이 상술한 버스(500)를 통해 발생되면 같은 데이터를 각각 쓰는 제 1, 제 2 저장장치(310, 410)를 포함하여 이루어진다.
이와 같이 이루어지는 본 발명을 상세하게 설명하면 다음과 같다.
먼저, 버스(500)는 데이터 경로를 제공하는 기능을 수행하며, 제 1, 제 2 중앙 처리 장치(300, 400)는 상술한 버스(500)에 각각 이중화 접속되어 자신의 해당 기능을 각각 제어한다.
다음, 제 1, 제 2 저장 장치(310, 410)는 상술한 버스(500)에 각각 접속되어 상술한 제 1 중앙 처리 장치(300)로부터의 쓰기 사이클 또는 상술한 제 2 중앙 처리 장치(400)로부터의 쓰기 사이클 중에서 액티크 상태인 중앙 처리 장치로부터의 쓰기 사이클이 상술한 버스(500)를 통해 발생되면 같은 데이터를 각각 쓴다.
즉, 제 1, 제 2 중앙 처리 장치(300, 400) 중에서 액티브 상태인 중앙 처리 장치만이 쓰기 사이클을 발생시킬 것이다.
또한, 제 1 저장 장치(310)의 쓰기 동작을 보면, 제 1 제어부(320)의 제어에 의해 제 1 저장부(330)가 쓰기 동작을 하며, 제 2 저장 장치(410)의 쓰기 동작을 보면, 제 2 제어부(420)의 제어에 의해 제 2 저장부(430)가 쓰기 동작을 한다.
그리고 제 1, 제 2 저장 장치(310, 410) 중에서 액티브 상태인 저장 장치는 해당 데이터를 모두 쓴 후, 제 1, 제 2 중앙 처리 장치(300, 400) 중에서 액티브 상태인 중앙 처리 장치로 버스(500)를 통해서 ack 신호를 보내어 해당 데이터를 바르게 저장했다는 보고를 한다.
예를 들어, 제 1 중앙 처리 장치(300) 및 제 1 저장 장치(310)가 액티브 상태일 경우에 해당 데이터 쓰기가 완료되면, 제 1 저장부(330)는 제 1 제어부(320) 및 버스(500)를 통해 ack 신호를 제 1 중앙 처리 장치(300)에 인가한다.
이상에서 설명한 바와 같이 본 발명은 액티브 보드에서 제 1, 제 2 저장부(330, 430)에 데이터를 쓰는 경우 버스(500)를 통해 쓰기 사이클이 발생하면 이중화를 위한 두 제 1, 제 2 저장부(330, 430)에 데이터 쓰기가 동시에 이루어지도록 함으로써 쓰기 사이클이 적게 소요되므로 쓰기 속도가 향상되는 효과가 있다.

Claims (3)

  1. 데이터 경로를 제공하는 버스,
    상기 버스에 각각 이중화 접속되어 자신의 기능을 각각 제어하는 제 1, 제 2 중앙 처리 장치,
    상기 버스에 각각 접속되어 제 1 중앙 처리 장치로부터의 쓰기 사이클 또는 상기 제 2 중앙 처리 장치로부터의 쓰기 사이클 중에서 액티브 상태의 중앙 처리 장치로부터의 쓰기 사이클이 상기 버스를 통해 발생되면 같은 데이터를 각각 쓰는 제 1, 제 2 저장 장치를 포함하여 이루어지는 전전자 교환기의 데이터 이중화 장치.
  2. 제 1 항에 있어서,
    상기 제 1 저장 장치는:
    데이터 쓰기를 제어하는 제어부;
    상기 제어부의 제어에 의해 해당 데이터를 저장하는 저장부를 포함하여 이루어지는 전전자 교환기의 데이터 이중화 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 저장 장치는:
    데이터 쓰기를 제어하는 제어부;
    상기 제어부의 제어에 의해 해당 데이터를 저장하는 저장부를 포함하여 이루어지는 전전자 교환기의 데이터 이중화 장치.
KR1019960075243A 1996-12-28 1996-12-28 전전자 교환기의 데이터 이중화 장치 KR19980055992A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960075243A KR19980055992A (ko) 1996-12-28 1996-12-28 전전자 교환기의 데이터 이중화 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960075243A KR19980055992A (ko) 1996-12-28 1996-12-28 전전자 교환기의 데이터 이중화 장치

Publications (1)

Publication Number Publication Date
KR19980055992A true KR19980055992A (ko) 1998-09-25

Family

ID=66396413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960075243A KR19980055992A (ko) 1996-12-28 1996-12-28 전전자 교환기의 데이터 이중화 장치

Country Status (1)

Country Link
KR (1) KR19980055992A (ko)

Similar Documents

Publication Publication Date Title
KR19980055992A (ko) 전전자 교환기의 데이터 이중화 장치
JPH0122653B2 (ko)
KR100208276B1 (ko) 전전자 교환기의 데이터 이중화 장치
KR100227611B1 (ko) 통신처리시스템에서 축적장치의 이중화 제어장치
JP2575883B2 (ja) 相互バックアップ可能なシーケンサ機構
KR19990028356U (ko) 통신 시스템의 회로 보드 이중화 장치
KR0141288B1 (ko) 내부버스 확장형태를 갖는 이중화된 제어장치
KR20030024472A (ko) Ｃｐｕ 이중화 장치 및 방법
KR940004732B1 (ko) 실시간 운영체계에서의 입출력 장치의 초기화 방법
JPS6041766B2 (ja) マイクロプログラム制御装置
KR100337296B1 (ko) 이중화 회로보드간의 데이터 복사장치 및 방법
JPH10260867A (ja) データ比較装置
KR200319431Y1 (ko) 사설자동구내교환기시스템의보드이중화장치
KR20010028615A (ko) 교환기의 이중화 장치
JPH03271823A (ja) ディスクコントローラの高速書込み方式
JPH03250321A (ja) 外部記憶部のコピー処理システム
KR20000041123A (ko) 교환기의 이중화 제어 구조를 위한 메모리 비교장치
KR20000041890A (ko) 교환기에서 프로세서 보드의 이중화 구조
JPH0711795B2 (ja) 入出力装置の二重化方式
JPH06175930A (ja) 二重化記憶装置
JPH02133851A (ja) 通信制御装置
JPH07129524A (ja) 二重化システムの高速切替装置
JPS61133465A (ja) Ｃｐｕの切換方法
KR19980055993A (ko) 전전자 교환기의 데이터 이중화 장치
JPH07281917A (ja) Ｃｐｕ切替回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application