KR100195065B1 - 데이타 통신망 정합장치 - Google Patents

데이타 통신망 정합장치 Download PDF

Info

Publication number
KR100195065B1
KR100195065B1 KR1019960022512A KR19960022512A KR100195065B1 KR 100195065 B1 KR100195065 B1 KR 100195065B1 KR 1019960022512 A KR1019960022512 A KR 1019960022512A KR 19960022512 A KR19960022512 A KR 19960022512A KR 100195065 B1 KR100195065 B1 KR 100195065B1
Authority
KR
South Korea
Prior art keywords
matching
data
ethernet
packet
board
Prior art date
Application number
KR1019960022512A
Other languages
English (en)
Other versions
KR980007174A (ko
Inventor
황보종태
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960022512A priority Critical patent/KR100195065B1/ko
Priority to US08/879,050 priority patent/US5941958A/en
Publication of KR980007174A publication Critical patent/KR980007174A/ko
Application granted granted Critical
Publication of KR100195065B1 publication Critical patent/KR100195065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • H04L49/9068—Intermediate storage in different physical parts of a node or terminal in the network interface card
    • H04L49/9073—Early interruption upon arrival of a fraction of a packet

Abstract

본 발명은 전자통신장치의 상위시스템을 데이타통신망에 정합하기 위한 장치에 관한 것으로, 이더넷과의 정합을 제공하기 위한 이더넷정합수단; 패킷망과의 정합을 제공하기 위한 패킷정합수단; 상기 정합제어보드와 데이타를 주고받고 정합보드의 상태를 전달하기 위한 제어부정합수단; 이중화구조를 위하여 액티브된 정합보드가 데이타를 갱신하면 동시에 스탠바이된 정합보드의 데이타도 갱신하도록 하고, 액티브 및 스탠바이 정합보드간에 상태신호 및 데이타를 전달하기 위한 직렬버스를 제공하는 이중화 접속부(210); 주 메모리(209); 상기 주 메모리에 데이타를 리드 및 라이트하기 위한 제어신호를 발생하고 이중화접속부를 제어하는 메모리 및 이중화 제어부(208); 상기 메모리 및 이중화 제어부(208)와 이더넷정합수단과 패킷정합수단에 어드레스버스 및 데이타버스와 제어신호선들이 연결되어 정합제어보드를 통해 상위시스템(10)을 이더넷이나 패킷망에 접속하도록 소정의 시퀀스에 따라 동작을 제어하는 프로세서(201)가 구비된다. 따라서 본 발명에 따른 데이타망 정합장치는 정합보드가 이중화로 구성되어 있음은 물론, 정합보드내에서도 주요회로가 이중화로 구성되어 있어 신뢰성을 향상시킬 수 있고, 회선증설이 용이한 효과가 있다.

Description

데이타 통신망 접합장치
제1도는 종래의 데이타 통신망 정합장치를 도시한 도면.
제2도는 제1도에 도시된 통신만 정합보드의 구성도.
제3도는 본 발명에 따라 상위시스템을 데이타 통신망에 접속하는 개략도.
제4도는 본 발명에 따른 데이타 통신망 정합장치의 구성도.
제5도는 제4도에 도시된 데이타망 정합보드의 세부 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 전자통신장치의 상위 시스템 40 : 이더넷망
50 : 패킷망 100 : 데이타망정합장치
110, 110' : 정합제어보드
120, 120', 130, 130', 140, 140' : 데이타망 정합보드
201 : 프로세서(CPU) 202 : 이더넷 및 램제어부
203 : 이더넷 접속부 204 : 이더넷램
205 : 패킷 및 램제어부 206 : 패킷접속부
207 : 패킷 램 208 : 램 및 이중화부
209 : 주메모리 210 : 이중화접속부
211 : 제어부 정합 제어부 212 : 램
213 : 제어부 접속부
본 발명은 교환기의 운용 및 유지보수(Operation Maintenance)계통 등과 같은 상위계층시스템을 이더넷(ethernet)이나 X.25 패킷망과 같은 데이타 통신망(data network)에 접속하기 위한 데이타 통신망 정합장치에 관한 것으로 특히, 주요 정합회로부가 이중화로 구성되어 신뢰성을 향상시키고 접속회선의 증설이 용이하게 된 데이타 통신망 접속장치에 관한 것이다.
일반적으로 교환기와 같은 전자통신장치들의 운용 및 유지보수 계통은 컴퓨터와 같은 상위계층으로서 동작하는데, 해당 하위 시스템을 제어할 뿐만 아니라 전체 시스템을 운용하기 위한 각종 데이타를 처리하도록 되어 있다. 이러한 전자통신장치들의 상위계층시스템(upper layer system)은 해당 시스템의 각종 정보를 다른 데이타 통신망에 접속된 장치들과 교환할 필요가 있는데, 이를 위하여 데이타 통신망 정합장치를 필요로 한다.
종래의 데이타 통신망 정합장치는 제1도에 도시된 바와 같이, VME버스를 제공하는 VME셀프(20)상에 통신보드(21), 접속제어보드(22), 데이타망 정합보드(23) 등이 실장되어 있다. 여기서, 데이타망 정합보드(23)는 이더넷 및 X.25 패킷망을 VME 셀프(20)에 접속하는 기능을 수행하고, 통신보드(21)는 전자통신장치의 상위시스템(10)과 VME 셀프(20)간의 통신경로를 제공하며, 접속제어보드(20)는 VME버스를 통해 데이타망 접속을 제어한다.
제2도는 종래의 데이타망 정합보드에 대한 세부 블럭도로서, 이더넷과의 정합을 제공하는 이더넷 정합부(31)와, 패킷장치/망과의 정합을 제공하는 패킷 정합부(33), VME버스를 통해 접속제어보드(32)와의 신호전달 통로를 제공하는 DP-RAM(32), 및 정합보드의 전체동작을 제어하는 단일칩 마이콤(30)으로 구성되어 있다.
그런데 이러한 종래의 데이타망 정합장치는 상위시스템과의 정합을 위하여 VME버스형태의 정합을 이용하기 때문에 VME버스형태의 정합을 제공하는 통신보드, 제어보드등이 필요하고, 데이타망과의 정합이 이중화로 구성되어 있지 않아 일부 고장시 전체 시스템이 동작하지 못하게 되는 문제점이 있다.
이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 주요회로가 이중화로 구성되고 회선증설이 용이하게 된 데이타통신망 정합장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 전자통신장치의 상위시스템을 이더넷이나 패킷망에 접속할 수 있도록 된 데이타망 정합장치에 있어서, 상위시스템, 이더넷, 및 패킷망과 접속하기 위한 컨넥터들을 구비하며 이중화를 위한 신호경로 및 실장된 보드들간의 신호선을 제공하는 백플레인보드; 상기 백플레인보드상에 실장되어 상위시스템을 이더넷이나 패킷망에 접속하고 액티브된 정합보드가 데이타를 업데이트시 스탠바이로 된 정합보드에도 자동으로 데이타가 갱신되어 두 정합보드간에 동일성이 유지되고, 상태정보 및 직렬데이타를 서로 교환할 수 있도록 되어 이중화 구조를 갖는 복수개의 데이타망 정합보드; 및 상기 백플레인보드상에 실장되어 상기 이중화된 데이타망 정합보드들의 상태를 감시함과 아울러 데이타를 주고받으며 상위시스템과의 직렬통신경로를 제공하고, 액티브된 정합제어보드가 데이타를 업데이트시 스탠바이로 된 정합제어보드에도 자동으로 데이타가 갱신되어 두 정합제어보드간에 동일성이 유지되고, 상태정보 및 직렬데이타를 서로 교환할 수 있도록 되어 이중화 구조를 갖는 적어도 2개 이상의 정합제어보드가 구비된 것을 특징으로 한다.
또한, 상기 데이타망 정합보드는 이더넷과의 정합을 제공하기 위한 이더넷정합수단; 패킷망과의 정합을 제공하기 위한 패킷정합수단; 상기 정합제어보드와 데이타를 주고받고 정합보드의 상태를 전달하기 위한 제어부정합수단; 이중화구조를 위하여 액티브된 정합보드가 데이타를 갱신하면 동시에 스탠바이된 정합보드의 데이타도 갱신하도록 하고, 액티브 및 스탠바이 정합보드간에 상태신호 및 데이타를 전달하기 위한 직렬버스를 제공하는 이중화 접속부; 주 메모리; 상기 주 메모리에 데이타를 리드 및 라이트하기 위한 제어신호를 발생하고 이중화접속부를 제어하는 메모리 및 이중화 제어부; 상기 메모리 및 이중화 제어부와 이더넷 정합수단과 패킷 정합수단에 어드레스버스 및 데이타버스와 제어신호선들이 연결되어 정합제어보드를 통해 상위시스템을 이더넷이나 패킷망에 접속하도록 소정의 시퀀스에 따라 동작을 제어하는 프로세서가 구비된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
제3도는 본 발명에 따라 전자통신장치의 상위시스템을 데이타 통신망에 접속하는 개략도이다. 본 발명의 데이타망 정합장치들(100)은 교환기와 같은 전자통신장치의 운용 및 유지보수기능을 하는 상위시스템(10)을 이더넷(40)이나 X.25 패킷망(50)과 같은 데이타망(60)에 접속하여 상위시스템(10)과 도시되지 않은 다른 데이타 처리장치들 사이에 데이타를 교환할 수 있게 한다. 이때 데이타망 정합장치(100)는 전자통신장치의 상위시스템(10)과는 RS232C 혹은 RS422등과 같은 직렬(serial)방식으로 데이타를 전달하게 하고, 패킷망(50)과는 V.35 혹은 V.11의 물리적인 접속을 제공하며, 이더넷(40)과는 10Base5, 10Base2, 10Base-T 등과 같은 물리접속을 제공하게 한다. 즉, 상위시스템(10)은 일종의 컴퓨터와 같은 데이타를 교환하므로써 유지관리기능을 더욱 향상시킬 수 있는데, 이를 위하여 본 발명의 데이타망 정합장치를 이용한다.
여기서 이더넷(ethernet)은 잘 알려진바와 같이 컴퓨터간의 데이타 전달을 위해 사용되는 LAN이고, X.25 패킷망은 데이타를 원거리 전송하거나 교환기능을 수행할 수 있도록 된 데이타 통신망이다.
제4도는 본 발명에 따른 데이타 통신망 정합장치의 구성도인데, 이 데이타 통신망 정합장치는 백플레인보드(100B), 정합제어보드(110, 110'), 데이타망 정합보드(120, 130, 140, 120', 130', 140')들로 구성되어 있다.
백플레인보드(100B)는 정합제어보드들(110, 110')과 데이타망을 정합보드들(120, 120', 130, 130', 140, 140')을 실장할 수 있는 슬롯과 각 보드들을 연결하기 위한 신호선을 제공하고, 정합제어보드(110, 110')와 상위시스템(10)을 연결하기 위한 콘넥터(101C), 데이타망 정합보드(120, 120', 130, 130', 140, 140')와 이더넷을 연결하기 위한 콘넥터(102C), 데이타망 정합보드(120,120', 130,130', 140,140')와 패킷망을 연결하기 위한 컨넥터(102C)등을 구비하고 있다. 따라서 이 컨넥터(101C, 102C, 103C)들과 신호선(101, 102, 103)을 통해 상위시스템, 이더넷, 및 패킷망이 각각 접속된다.
정합제어보드(110, 110')는 액티브/스탠바이(active/stand-bye)형태의 이중화로 구성되어 있으며, 이를 위하여 두개의 정합제어보드가 필요하고 이중화버스(111)를 통해 이중화 관련신호들을 전달한다. 즉, 이중화버스의 신호선(112)은 두 보드간에 데이타의 동일성을 유지하기 위하여 하나의 보드가 자신의 데이타를 갱신할 경우 상대측의 데이타도 동시에 갱신하도록 하기 위한 것이고, 신호선(113, 114)은 각 정합제어보드들(110, 110')의 상태 및 직렬 데이타를 전송하기 위한 것이다. 또한 정합제어보드(110, 110')는 해당 데이타망 정합보드들로부터 상태신호를 입력받고, VME버스형의 데이타경로(105)를 통해 데이타를 전달하도록 되어 있다.
데이타망 정합보드(120, 120', 130, 130', 140, 140')는 정합제어보드(110, 110')를 통해 상위시스템(10)으로 데이타를 주고받으며, 콘넥타(102C)를 통해 이더넷과의 접속을 제공하며, 콘넥타(103C)를 통해 패킷망과의 접속을 제공한다. 이때 데이타망 정합보드들은 쌍으로 이중화되어 있으며, 이와 같은 이중화 쌍이 적어도 2개 이상 설치되어 있다.
즉, 데이타망 정합보드(120)는 이중화버스(121)를 통해 상대 데이타망 정합보드(120')와 데이타 및 상태정보를 교환하고, 데이타망 정합보드(130)는 이중화버스(131)를 통해 상대 데이타망 정합보드(130')와 데이타 및 상태정보를 교환하며, 데이타망 정합보드(140)는 이중화버스(131)를 통해 상대 데이타망 정합보드(130')와 데이타 및 상태정보를 교환한다.
여기서 데이타망 정합보드들은 이중화버스(121, 131, 141)를 통해 서로 정보를 주고 받으면서 항시 동일한 데이타를 유지하고 있으므로, 어느 한쪽이 고장나면 곧 바로 다른쪽으로 자동으로 교체되어 데이타망과의 통신을 중단시키지 않을 수 있다. 즉, 두개의 데이타망 정합보드중에서 어느 하나가 액티브(active)상태가 되어 동작하고 있으면, 다른 하나는 스탠바이(stand-by)모드가 되어 대기하고 있다가 액티브된 데이타망 정합보드에 이상이 생기면 스탠바이 모드의 데이타망 정합보드가 액티브모드로 바뀌어 작동되고, 고장난 데이타망 정합보드는 스탠바이로 바뀜과 동시에 고장경보를 울려 운용자가 조치를 취할 수 있게 한다. 이때 액티브된 데이타망 정합보드는 자신의 데이타를 갱신(update)할 경우, 버스를 통해 항시 상대측에도 데이타를 전달하므로써 두 데이타망 정합보드가 항시 동일한 데이타를 가지고 있게 하고, 신호선을 통해 각 데이타망 정합보드의 상태정보와 직렬데이타를 교환하게 한다. 또한 정합 제어보드(110)는 백플레인보드(100B)에서 제공되는 직렬버스신호선(101)과 컨넥터(101C)를 통해 상위시스템(10)과 통신하고, 백플레인보드(100B)에 의해 제공되는 신호선(102, 103)과 컨넥터(102C, 103C)를 통해 이더넷(40) 및 X.25 패킷망(50)과 정합된다. 이때 이더넷(40)과의 정합은 전형적인 10Base5, 10Base2, 10Base-T의 물리적 정합방식중에서 필요에 따라 하나의 방식으로 정합이 가능하며, 정합회선수의 증가도 용이하도록 구성되어 있다. 그리고 X.25 패킷망(50)과의 접속은 신호선(103)을 통해 V.35 혹은 V.11의 물리적인 접속을 제공한다.
한편, 정합제어보드(110, 110')는 이중화된 데이타망 정합보드들을 2부분으로 나누어 관장하는데, 정합제어보드(110)는 데이타망 정합보드들(120, 130, 140)을 관장하고, 정합제어보드(110')는 데이타망 정합보드들(120', 130', 140')을 관장하고 있다. 이를 위하여 데이타망 정합보드와 제어보드 상이에는 VME형 버스(105)와 상태신호선이 연결되어 있다.
제5도는 제4도에 도시된 데이타망 정합보드의 세부 구성도인데, 이 데이타망 정합보드는 프로세서(CPU : 201), 이더넷 및 램제어부(202), 이더넷 접속부(203), 이더넷 램(204), 패킷 및 램 제어부(205), 패킷접속부(206), 패킷 램(207), 메모리 및 이중화 제어부(208), 주 메모리(209), 이중화접속부(210), 제어부정합 제어부(211), 램(212), 제어보드 접속부(213)를 포함하고 있다.
상기 프로세서(201)는 본 발명의 실시예에서는 모토톨라사의 MC68060으로 구현될 수 있고, 이 프로세서(201)는 어드레스버스, 데이타버스, 및 제어신호선을 통해 다른 제어칩들과 연결되는데, 제5도에 도시된 바와 같이 어드레스 및 데이타버스(add data)가 이더넷 및 램 제어부(202), 패킷 및 램 제어부(205), 주 메모리(209), 램(212)으로 연결되어 있고, 제어신호선(cont)이 이더넷 및 램 제어부(202), 패킷 및 램 제어부(205), 메모리 및 이중화제어부(208)에 연결되어 있다. 이 프로세서의 제어에 따라 정합보드의 각부가 동작된다.
이더넷 및 램 제어부(202)는 도시되지 않았으나 이더넷 프로토콜을 수행하기 위한 전용칩과 CPU와의 인터페이스회로, 램 제어로직을 구비하여 이더넷 접속관련 제반 동작을 제어한다. 즉, 이더넷으로 데이타를 송신하기 위해는 프로세서(201)가 주 메모리(209)로부터 송신할 데이타를 이더넷램(204)의 송신영역에 저장한다. 이어서 프로세서(201)가 이더넷전용칩에 데이타를 송신하도록 명령하면, 이더넷전용칩은 이더넷램(204)의 송신영역에 저장된 송신데이타를 읽어 이더넷 접속부(203)를 통해 이더넷으로 송신한다. 이때 잘 알려진 바와 같이 이더넷은 CSMA/CD 매체 억세스 프로토콜에 따라 소정 패킷의 데이타를 전달한다. 한편, 이더넷전용칩이 이더넷으로부터 데이타를 수신하면 프로세서(201)가 미리 설정해준 이더넷램(204)의 수신영역상에 수신데이타를 저장하고, 인터럽트를 통해 이를 프로세서(201)에 알려주면 프로세서(201)가 필요에 따라 이더넷램(204)의 수신영역에 저장된 데이타를 읽어 간다.
이더넷 접속부(203)는 이더넷 및 램제어부(202)의 제어에 따라 이더넷을 접속하기 위한 물리적인 경로를 제공하는데, 10Base5, 10Base2, 10Base-T의 물리적 정합방식중에서 필요에 따라 사용자가 지정하는 방식으로 정합할 수 있게 한다.
이더넷 램(204)은 프로세서가 이더넷 및 램 제어부(202)를 통해 이더넷으로 송신할 데이타와 이더넷으로부터 수신된 데이타를 저장하고 있다. 이때 송수신 데이타영역은 프로세서(201)에 의해 설정된다.
패킷 및 램제어부(205)는 도시되지 않았으나 패킷망 접속을 위한 X.25 프로토콜을 수행하기 위한 전용칩과 CPU와의 인터페이스회로, 램 제어로직을 구비하여 패킷접속관련 제반 동작을 제어한다. 즉, 패킷망으로 데이타를 송신하기 위해는 프로세서(201)가 메모리(209)로부터 송신할 데이타를 패킷램(207)의 송신영역에 저장한다. 이어서 프로세서(201)가 패킷전용칩에 데이타를 송신하도록 명령하면, 패킷전용칩은 패킷램(207)의 송신영역에 저장된 송신데이타를 읽어 패킷접속부(206)을 통해 패킷으로 송신한다. 한편, 패킷전용칩이 패킷으로부터 수신하면 프로세서(201)가 미리 설정해준 패킷램(207)의 수신영역상에 수신데이타를 저장하고, 인터럽트를 통해 이를 프로세서(201)에 알려주면 프로세서(201)가 필요에 따라 패킷램(207)의 수신영역에 저장된 데이타를 읽어 간다.
패킷 접속부(206)는 패킷 및 램제어부(205)의 제어에 따라 패킷을 접속하기 위한 물리적인 경로를 제공하는데, V.35 및 V.11과 같은 물리적 정합방식 중에서 필요에 따라 사용자가 지정하는 방식으로 정합할 수 있게 한다.
패킷 램(207)은 프로세서(201)가 패킷 및 램 제어부(202)를 통해 패킷망으로 송신할 데이타와 패킷망으로부터 수신된 데이타를 저장하고 있다. 이때 송수신 데이타영역은 프로세서(201)에 의해 설정된다.
여기서, CPU(201)가 마스터일 경우에는 이더넷 및 램제어부(202)나 패킷 및 램제어부(205)는 슬레이브로 동작하고, 패킷 및 램제어부(205)가 마스터로 동작하면 CPU(201)가 슬레이브로 동작하고, 이더넷 및 램제어부(202)는 이더넷램(204)에 대하여 마스터로서 동작한다.
메모리 및 이중화 제어부(208)는 프로세서(201)가 주 메모리(209)에 데이타를 쓰거나 읽을 수 있도록 프로세서(201)의 제어신호(cont)에 따라 주 메모리 라이트 혹은 리드신호를 발생한다. 이때 CPU(201)가 주 메모리(209)에 데이타를 라이트할 경우에는 메모리 및 이중화 제어부(208)가 이중화 접속부(210)를 통해 다른 정합보드측으로도 라이트신호와 데이타를 전달하게 하여 상대편 메모리에도 라이트되도록 한다. 반대로 상대편 데이타망 정합보드가 데이타를 라이트할 경우에는 이중화접속부(210)로부터 제어신호와 데이타를 입력받아 자신의 메모리(209)에도 갱신된 데이타가 라이트되도록 라이트신호를 발생한다. 이를 위하여 메모리 및 이중화 제어부(208)와 이중화접속부(210) 사이에 제어신호선이 연결되어 있으며, 이중화접속부(210)와 주 메모리(209) 사이에 데이타 및 어드레스버스가 연결되어 있다.
이중화접속부(210)는 동일한 구성의 상대측 정합보드와 이중화와 관련된 데이타 및 제어신호를 전달하기 위한 것으로, 이중화된 정합보드들간의 동일성을 유지하기 위한 버스(122)와 각종 상태 및 직렬 통신을 위한 신호선(123, 124)을 제공한다.
제어부 정합제어부(211)는 프로세서(201)의 제어에 따라 제어부 접속부(213)를 제어하여 정합제어보드(110)를 통해 상위시스템(10)으로부터 수신된 데이타를 램(RAM : 212)에 저장하고, 제어신호를 제어부 정합제어부(211)로 전달하며, 상위시스템(10)으로 전달할 데이타를 램(212)에 저장한 후 제어부 접속부(213)를 통해 정합제어보드(110)로 출력한다. 또한 자신의 상태를 정합제어보드(110)로 출력하여 정합제어보드(110)가 해당 데이타망 정합보드들의 상태를 관리할 수 있도록 한다.
램(212)은 데이타망 정합보드와 상위시스템간에 주고받을 데이타를 저장하고 있고, 제어부 접속부(213)는 제어부 정합제어부(211)의 제어에 따라 버스를 통해 데이타를 주고받으며, 정합보드의 상태를 해당 정합제어보드(110)로 전달한다.
이상에서 살펴 본 바와 같이 본 발명에 따른 데이타망 정합장치는 정합보드가 이중화로 구성되어 있음은 물론, 이중화된 정합보드쌍을 다수개 확장할 수 있으므로 신뢰성을 향상시킬 수 있고, 필요에 따라 데이타망과의 접속 회선수를 용이하게 늘릴 수 있는 효과가 있다.
즉, 종래의 데이타망 접속장치는 하나의 이더넷 정합장치와 X.25 패킷신호만을 접속할 수 있으며 상위제어부와는 DP-RAM을 통해 VME버스형태로 접속되었으나, 본 발명의 장치는 정합장치가 제어보드와 데이타망 정합보드로 구분되어 데이타망 정합보드를 추가로 삽입함으로써 이더넷 및 패킷망과의 접속회선을 쉽게 증설할 수 있고, 이중화된 보드들간의 데이타 동일성을 유지하여 장애발생시 통신중단을 최소화할 수 있으며, 각종 물리적인 규격을 옵션으로 제공하여 응용성을 향상시킬 수 있다.

Claims (5)

  1. 전자통신장치의 상위시스템을 이더넷이나 패킷망에 접속할 수 있도록 된 데이타망 정합장치에 있어서, 상위시스템, 이더넷, 및 패킷망과 접속하기 위한 컨넥터들을 구비하며 이중화를 위한 신호경로 및 실장된 보드들간의 신호선을 제공하는 백플레인보드(100B); 상기 백플레인보드상에 실장되어 상위시스템을 이더넷이나 패킷망에 접속하고 액티브된 정합보드가 데이타를 업데이트시 스탠바이로 된 정합보드에도 자동으로 데이타가 갱신되어 두 정합보드간에 동일성이 유지되고, 상태정보 및 직렬데이타를 서로 교환할 수 있도록 되어 이중화 구조를 갖는 복수개의 데이타망 정합보드(120, 130, 140, 120', 130', 140'); 및 상기 백플레인보드상에 실장되어 상기 이중화된 데이타망 정합보드들의 상태를 감시함과 아울러 데이타를 주고받으며 상위시스템과의 직렬통신경로를 제공하고, 액티브된 정합제어보드가 데이타를 업데이트시 스탠바이로 된 정합제어보드에도 자동으로 데이타가 갱신되어 두 정합제어보드간에 동일성이 유지되고, 상태정보 및 직렬데이타를 서로 교환할 수 있도록 되어 이중화 구조를 갖는 적어도 2개 이상의 정합제어보드(110, 110')가 구비된 데이타 통신망 정합장치.
  2. 제1항에 있어서, 상기 데이타망 정합보드가 이더넷과의 정합을 제공하기 위한 이더넷정합수단; 패킷망과의 정합을 제공하기 위한 패킷정합수단; 상기 정합제어보드와 데이타를 주고받고 정합보드의 상태를 전달하기 위한 제어부정합수단; 이중화구조를 위하여 액티브된 정합보드가 데이타를 갱신하면 동시에 스탠바이된 정합보드의 데이타도 갱신하도록 하고, 액티브 및 스탠바이 정합보드간에 상태신호 및 데이타를 전달하기 위한 직렬버스를 제공하는 이중화 접속부(210); 주 메모리(209); 상기 주 메모리에 데이타를 리드 및 라이트하기 위한 제어신호를 발생하고 이중화접속부를 제어하는 메모리 및 이중화 제어부(208); 상기 메모리 및 이중화 제어부(208)와 이더넷 정합수단과 패킷정합수단에 어드레스버스 및 데이타버스와 제어신호선들이 연결되어 정합제어보드를 통해 상위시스템(10)을 이더넷이나 패킷망에 접속하도록 소정의 시퀀스에 따라 동작을 제어하는 프로세서(20)가 구비된 데이타 통신망 정합장치.
  3. 제2항에 있어서, 상기 이더넷 정합수단은 송수신데이타를 저장하기 위한 이더넷램(204)과, 상기 프로세서와 연결되어 프로토콜을 수행하고 상기 이더넷램을 제어하는 이더넷 및 램 제어부(202), 및 상기 이더넷 및 램제어부의 제어에 따라 이더넷과의 물리적인 접속을 제공하는 이더넷접속부(203)로 구성된 것을 특징으로 하는 데이타 통신망 정합장치.
  4. 제2항에 있어서, 상기 패킷 정합수단은 송수신데이타를 저장하기 위한 패킷램(207)과, 상기 프로세서와 연결되어 X.25 패킷통신 프로토콜을 수행하고 상기 패킷램을 제어하는 패킷 및 램 제어부(205), 및 상기 패킷 및 램제어부의 제어에 따라 패킷망과의 물리적인 접속을 제공하는 패킷접속부(206)로 구성된 것을 특징으로 하는 데이타 통신망 정합장치.
  5. 제2항에 있어서, 상기 제어부 정합수단은 정합제어보드와의 송수신데이타를 저장하기 위한 램(212)과, 상기 프로세서와 연결되며 상기 램을 제어하는 제어부 정합제어부(211), 및 상기 제어부 정합제어부의 제어에 따라 정합제어보드와 물리적인 접속을 제공하는 제어부접속부(213)로 구성된 것을 특징으로 하는 데이타 통신망 정합장치.
KR1019960022512A 1996-06-20 1996-06-20 데이타 통신망 정합장치 KR100195065B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960022512A KR100195065B1 (ko) 1996-06-20 1996-06-20 데이타 통신망 정합장치
US08/879,050 US5941958A (en) 1996-06-20 1997-06-19 Duplicated data communications network adaptor including a pair of control boards and interface boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022512A KR100195065B1 (ko) 1996-06-20 1996-06-20 데이타 통신망 정합장치

Publications (2)

Publication Number Publication Date
KR980007174A KR980007174A (ko) 1998-03-30
KR100195065B1 true KR100195065B1 (ko) 1999-06-15

Family

ID=19462622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022512A KR100195065B1 (ko) 1996-06-20 1996-06-20 데이타 통신망 정합장치

Country Status (2)

Country Link
US (1) US5941958A (ko)
KR (1) KR100195065B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067336A (ko) * 2001-02-16 2002-08-22 삼성전자 주식회사 네트워크 시스템의 안정성을 기하는 방법
WO2005041365A1 (en) * 2003-10-27 2005-05-06 Cross S & T. Inc. Apparatus for connecting of a plural of interface
US7746239B2 (en) 2003-11-17 2010-06-29 Hochiki Corporation Light scattering type smoke detector

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000050429A (ko) * 1999-01-08 2000-08-05 김영환 디지털 교환 시스템의 이서넷 통신 장치
AU2001289045A1 (en) * 2000-09-08 2002-03-22 Avaz Networks Hardware function generator support in a dsp
US20030112758A1 (en) * 2001-12-03 2003-06-19 Pang Jon Laurent Methods and systems for managing variable delays in packet transmission
US20030105799A1 (en) * 2001-12-03 2003-06-05 Avaz Networks, Inc. Distributed processing architecture with scalable processing layers
US7114096B2 (en) * 2003-04-02 2006-09-26 International Business Machines Corporation State recovery and failover of intelligent network adapters
JP4806418B2 (ja) * 2005-01-10 2011-11-02 クォーティックス インク ビジュアルメディアの統合処理のための統合アーキテクチャ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810105A (en) * 1967-10-26 1974-05-07 Xerox Corp Computer input-output system
US3648252A (en) * 1969-11-03 1972-03-07 Honeywell Inc Multiprogrammable, multiprocessor computer system
US4351023A (en) * 1980-04-11 1982-09-21 The Foxboro Company Process control system with improved system security features
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US4958270A (en) * 1989-01-23 1990-09-18 Honeywell Inc. Method for control data base updating of a redundant processor in a process control system
US4959768A (en) * 1989-01-23 1990-09-25 Honeywell Inc. Apparatus for tracking predetermined data for updating a secondary data base
NL193573C (nl) * 1989-04-04 2000-02-02 Yokogawa Electric Corp Duplex-computerstelsel.
US5088021A (en) * 1989-09-07 1992-02-11 Honeywell, Inc. Apparatus and method for guaranteed data store in redundant controllers of a process control system
US5136498A (en) * 1990-09-26 1992-08-04 Honeywell Inc. Method for enacting failover of a 1:1 redundant pair of slave processors
US5202822A (en) * 1990-09-26 1993-04-13 Honeywell Inc. Universal scheme of input/output redundancy in a process control system
US5255388A (en) * 1990-09-26 1993-10-19 Honeywell Inc. Synchronizing slave processors through eavesdrop by one on a write request message directed to another followed by comparison of individual status request replies
IT1255618B (it) * 1992-09-30 1995-11-09 Sits Soc It Telecom Siemens Unita' di controllo e di elaborazione duplicata per apparati di telecomunicazioni
US5784573A (en) * 1994-11-04 1998-07-21 Texas Instruments Incorporated Multi-protocol local area network controller
US5764895A (en) * 1995-01-11 1998-06-09 Sony Corporation Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus
US5796944A (en) * 1995-07-12 1998-08-18 3Com Corporation Apparatus and method for processing data frames in an internetworking device
US5568471A (en) * 1995-09-06 1996-10-22 International Business Machines Corporation System and method for a workstation monitoring and control of multiple networks having different protocols
US5777874A (en) * 1996-02-12 1998-07-07 Allen-Bradley Company, Inc. Programmable controller backup system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067336A (ko) * 2001-02-16 2002-08-22 삼성전자 주식회사 네트워크 시스템의 안정성을 기하는 방법
WO2005041365A1 (en) * 2003-10-27 2005-05-06 Cross S & T. Inc. Apparatus for connecting of a plural of interface
US7746239B2 (en) 2003-11-17 2010-06-29 Hochiki Corporation Light scattering type smoke detector

Also Published As

Publication number Publication date
KR980007174A (ko) 1998-03-30
US5941958A (en) 1999-08-24

Similar Documents

Publication Publication Date Title
US7574540B2 (en) Managing management controller communications
KR100195065B1 (ko) 데이타 통신망 정합장치
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
JP4755050B2 (ja) データ処理装置、モード管理装置、及びモード管理方法
US6356985B1 (en) Computer in multi-cluster system
KR100429899B1 (ko) Ｆｕｄｃｏｍ에 의한 결함허용 제어장치 및 방법
KR100195064B1 (ko) 데이타 통신망 정합장치
JP4465824B2 (ja) コントローラシステム
JP5176914B2 (ja) 伝送装置及び冗長構成部の系切替え方法
KR100560929B1 (ko) 이더넷 스위칭 보드 시스템 및 이중화 방법
JP3487735B2 (ja) データ転送方法及びデータ転送システム
KR960011136B1 (ko) 네트웍의 이중화장치 및 그 방법
KR100214122B1 (ko) 프로세서간 통신 데이터의 손실을 방지할 수 있는 이중화구조를 갖는 통신시스템
JP2737480B2 (ja) 二重化通信制御装置の切り替え方法及び装置
KR100439149B1 (ko) 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법
JP3260435B2 (ja) 情報通信システム
KR100311227B1 (ko) 이중화로 구성된 셀 다중 장치 및 그를 이용한 이중화제어 방법
KR19990028356U (ko) 통신 시스템의 회로 보드 이중화 장치
JPH0427239A (ja) Ｌａｎ接続装置の制御方法
TW202333051A (zh) 伺服設備與其輸入輸出裝置
JPS6350740B2 (ko)
KR100380328B1 (ko) 교환기 시스템의 보드 탈장시 다운 방지장치
KR20030068663A (ko) 이중화 보드간의 비휘발성 메모리 정보 동기화 장치 및 방법
KR19990010981A (ko) 핫-스탠바이 이중화 장치 및 그의 구현방법
KR20040024068A (ko) 이중화 프로세서의 크로스 이중화 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020214

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee