KR100560929B1 - 이더넷 스위칭 보드 시스템 및 이중화 방법 - Google Patents

이더넷 스위칭 보드 시스템 및 이중화 방법 Download PDF

Info

Publication number
KR100560929B1
KR100560929B1 KR1020020081606A KR20020081606A KR100560929B1 KR 100560929 B1 KR100560929 B1 KR 100560929B1 KR 1020020081606 A KR1020020081606 A KR 1020020081606A KR 20020081606 A KR20020081606 A KR 20020081606A KR 100560929 B1 KR100560929 B1 KR 100560929B1
Authority
KR
South Korea
Prior art keywords
board
master
slave
switching
ethernet
Prior art date
Application number
KR1020020081606A
Other languages
English (en)
Other versions
KR20040055038A (ko
Inventor
이상효
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020081606A priority Critical patent/KR100560929B1/ko
Publication of KR20040055038A publication Critical patent/KR20040055038A/ko
Application granted granted Critical
Publication of KR100560929B1 publication Critical patent/KR100560929B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1515—Non-blocking multistage, e.g. Clos
    • H04L49/1523—Parallel switch fabric planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이더넷 스위칭 보드 시스템 및 이중화 방법에 관한 것으로, 특히 통신 시스템에서 이더넷 스위칭 보드를 이중화함으로써 마스터 보드에 장애가 발생한 경우 신속하게 슬레이브 보드로 절체하여 이더넷 데이터를 스위칭함으로써 연속적인 서비스를 제공하도록 한 이더넷 스위칭 보드 시스템 및 이중화 방법에 관한 것이다. 본 발명은 이중화된 마스터 보드와 슬레이브 보드를 구비하고 양 보드의 상태 정보를 비교하여 이중화 제어 로직을 통해 마스터 보드와 슬레이브 보드를 결정하며 마스터 보드를 동작 상태로 두어 이중화 데이터를 스위칭하게 하고 슬레이브 보드를 대기 상태로 두어 마스터 보드에 장애 발생시 슬레이브 보드로 절체하는 이더넷 스위칭 보드와; 마스터 전달 보드와 슬레이브 전달 보드를 구비하여 상기 이더넷 스위칭 보드로부터 수신한 스위칭된 이더넷 데이터를 호스트 보드 및 입출력 보드로 송신하고 해당 호스트 보드 및 입출력 보드로부터 수신한 이더넷 데이터를 해당 이더넷 스위칭 보드로 송신하는 전달 보드를 포함하여 이루어진다. 또한 본 발명은 상태 정보 신호와 슬롯 위치 결정 신호에 의해 해당 보드가 마스터 보드와 슬레이브 보드 중의 어느 것 인지를 결정하는 과정과; 상기 마스터 보드로 결정된 경우에 해당 보드를 마스터 보드로 초기화한 후 가동하여, 호스트 보드 및 입출력 보드와 협의를 하여 이더넷 데이터를 스위칭하고 상기 마스터 보드의 스위칭 상태 정보를 상기 호스트 보드로 전송하는 과정과; 상기 마스터 보드의 가동 중에 이중화 제어 로직에 의해 보드 상태를 감시하여 이중화 절체가 발생하는 경우에 상기 이중화 제어 로직에 의해 상기 마스터 보드를 슬레이브 보드로 결정하고 대기 상태로 전환시키는 과정과; 상기 슬레이브 보드로 결정된 경우에 해당 보드를 슬레이브 보드로 초기화한 후, 대기 상태로 동작하면서 이중화 제어 로직에 의해 보드 상태를 감시하여 이중화 절체가 발생했는지를 판단하는 과정과; 상기 대기 상태로 동작 중에 상기 이중화 절체가 발생한 경우에 상기 이중화 제어 로직에 의해 상기 슬레이브 보드를 마스터 보드로 결정하고, 호스트 보드 및 입출력 보드와 협의하여 맥(MAC; Media Access Control) 테이블을 생성하는 동시에 기존 마스터 보드의 스위칭 상태 정보를 해당 호스트 보드로부터 제공받아 이더넷 데이터를 스위칭하는 과정을 포함하여 이루어진다.

Description

이더넷 스위칭 보드 시스템 및 이중화 방법{The Ethernet Switching Board System And Method For Duplexing That Board}
도 1은 종래의 이더넷 스위칭 보드 시스템을 나타낸 도면.
도 2는 도 1에 있어 이더넷 스위칭 보드와 전달 보드를 나타낸 도면.
도 3은 본 발명에 적용되는 cPCI 구조를 나타낸 도면.
도 4는 본 발명의 실시예에 따른 이더넷 스위칭 보드 시스템을 나타낸 도면.
도 5는 도 4에 있어 이더넷 스위칭 보드와 전달 보드를 나타낸 도면.
도 6은 도 5에 있어 PLD를 나타낸 도면.
도 7은 본 발명의 실시예에 따른 이더넷 스위칭 보드 이중화 방법을 개략적으로 나타낸 순서도.
도 8은 본 발명의 실시예에 따른 이더넷 스위칭 보드 이중화 방법을 상세히 나타낸 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 이더넷 스위칭 보드 30 : 전달 보드
40 : 호스트 보드 50 : 입출력 보드
210 : 마스터 보드 220 : 슬레이브 보드
310 : 마스터 전달 보드 320 : 슬레이브 전달 보드
본 발명은 이더넷 스위칭 보드(Ethernet Switching Board) 시스템 및 이중화 방법에 관한 것으로, 특히 통신 시스템에서 이더넷 스위칭 보드를 이중화함으로써 마스터 보드에 장애가 발생한 경우 신속하게 슬레이브 보드로 절체하여 이더넷 데이터를 스위칭함으로써 연속적인 서비스를 제공하도록 한 이더넷 스위칭 보드 시스템 및 이중화 방법에 관한 것이다.
일반적으로, PCS(Personal Communication Service)와 같은 무선 통신 또는 VOIP(Voice Over IP)와 같은 인터넷 통신 시스템에서는 실시간적인 음성 데이터와 통신 데이터의 이더넷 스위칭 보드를 통한 입출력을 위해 외부 시스템과 연결된다.
이러한 이유로 이더넷 스위칭 보드가 전체 시스템에 큰 영향을 주기 때문에 이중화가 크게 요구되고 있다.
이하, 도 1을 참조하여 종래의 이더넷 스위칭 보드 시스템을 설명한다.
도 1은 종래의 이더넷 스위칭 보드 시스템을 나타낸 도면이다.
종래의 이더넷 스위칭 보드 시스템은 이더넷 스위칭 보드(1), 호스트 보드(2), 다수의 입출력 보드(3) 및 전달 보드(4)로 이루어지는데, 상기 이더넷 스위칭 보드(1)는 상기 전달 보드(4)를 통해 상기 호스트 보드(2) 및 입출력 보드(3)와 연결되어 이더넷 데이터를 스위칭한다.
상기 이더넷 스위칭, 즉 랜(LAN : Local Area Network) 스위칭은 워크그룹용과 백본용으로 구분된다. 또한 기존의 공유방식의 이더넷뿐만 아니라 10/100Mbps 전용 대역폭과, FDDI(Fiber Distributed Data Interface), 고속 이더넷 등 고속 인터페이스를 지원, 병목의 해결사로 각광받는 스위칭 허브 시장 다계층을 처리하는 기능은 교환방식의 인터네트워크의 성장을 뒷받침하는 핵심 기술이 되고 있다.
그리고, 상기 이더넷 스위칭 보드(1)에서 각 포트 사이의 이더넷 데이터 전송은 병렬, 풀 네트워크 속도(full network speed)로 이뤄진다. 이론적으로 해당 이더넷 스위칭 보드(1)의 처리량은 각 포트간의 독립된 전송이 몇 개나 동시에 이뤄질 수 있느냐에 달려 있다.
또한, 상기 이더넷 스위칭 보드(1)는 지연시간을 최소화하는 동시에 패킷의 분실이 없이 모든 포트에 대해 완전한 속도(wire speed)로 전송하고, 패킷의 분실 문제를 처리하기 위해 전송 대기하는 패킷을 위한 대량의 버퍼를 확보한다.
더욱이, 근거리 통신망(LAN)에 스위칭 기술을 접목시키면 음성과 화상 지원받는 멀티 미디어 랜 환경을 구현 할 수 있다. 기존의 네트워크 장비를 그대로 이용하면서 각기 다른 네트워크 환경에 채널을 형성시켜 모두가 같은 전송 속도를 보장받게 된다. 또한 설치비용이 FDDI 등 다른 네트워크에 비해 월등히 낮다.
이하, 도 2를 참조하여 상기 이더넷 스위칭 보드(1)와 전달 보드(4)의 구성 을 간략하게 살펴본다.
도 2는 도 1에 있어 이더넷 스위칭 보드와 전달 보드를 나타낸 도면이다.
종래의 이더넷 스위칭 보드(1)는 cPCI(compact Peripheral Component Interconnect) 버스를 사용하는 것으로, 전달 보드(4)의 제 1 커넥터(4-1)와 연결된 제 1 송수신부(1-1), 전송 보드(4)의 제 2 커넥터(4-2)와 연결된 제 2 송수신부(1-3), 상기 제 1 송수신부(1-1)와 연결된 제 1 이더넷 콘트롤러(1-2), 상기 제 2 송수신부(1-3)와 연결된 제 2 이더넷 콘트롤러(1-4), 그리고 PLD(Programmable Logic Device; 프로그램 로직 디바이스)(1-5), 크로스바 스위치(Crossbar Switch)(1-6), PCI 브릿지(PCI Bridge)(1-7), D램(DRAM)(1-8), CPU(Central Processing Unit)(1-9) 및 전원 공급부(1-9a)로 이루어져, 이더넷 데이터가 cPCI 버스상에 다른 보드들로 전송될 수 있게 된다.
즉, 상기 종래의 이더넷 스위칭 보드(1)는 상기 제 1 커넥터(4-1), 제 1 송수신부(1-1) 및 제 1 이더넷 콘트롤러(1-2) 등으로 구성된 포트와 상기 제 2 커넥터(4-2), 제 2 송수신부(1-3) 및 제 2 이더넷 콘트롤러(1-4) 등으로 구성된 다른 포트로 이루어지는데, 이때 어느 한 포트가 마스터 포트가 되고 다른 포트가 슬레이브 포트가 되는 이중화 포트를 구조를 갖는다.
상술한 이중화 포트 구조를 갖는 종래의 이더넷 스위칭 보드(1) 보다 더 종전 기술인 기존 이더넷 스위칭 보드는 해당 보드에서 장애가 발생한 경우에 제공하고 있던 서비스를 중지하게 되어 사용자에게 큰 불편을 주는 문제점이 있었는데, 이 문제점을 해결하기 위해서는 전체 전원을 끊은 후에 장애가 발생한 보드를 탈장하고, 새로운 보드를 실장하는 방법과 전원이 들어온 상태에서 보드의 탈실장이 보장되는 핫 스왑(Hot Swap) 기능이 내장된 시스템의 경우에 바로 장애가 발생한 보드를 탈장하고, 새로운 보드를 실장한 후에 보드를 셋업하고 끊어진 서비스를 다시 개시하는 방법이 있었다.
그러나, 상기 기존 이더넷 스위칭 보드에서는 서비스가 끊어진 때부터 다시 개시하기까지의 시간동안 서비스를 제공할 수 없기 때문에 여전히 사용자에게 큰 불편을 줄뿐만 아니라 사업자에게도 그 시간까지의 공백으로 인해 재정적으로나 신뢰도면에서 큰 손해를 주는 문제점이 있었다.
이러한 기존 이더넷 스위칭 보드의 문제점을 해결하기 위해 제안된 종래의 이중화 포트 구조를 갖는 이더넷 스위칭 보드(1)에서는 보드 한 장에 마스터 포트와 슬레이브 포트를 구성하여 해당 마스터 포트로 이더넷 데이터를 스위칭하다가 장애가 발생한 경우에 소프트웨어적으로 상기 슬레이브 포트로 절체해 이더넷 데이터를 스위칭하여 서비스를 제공한다.
그러나, 상기 종래의 이중화 포트 구조를 갖는 이더넷 스위칭 보드(1)도 보드상에 구현이 되었기 때문에, 해당 보드상에 하드웨어적 장애가 발생하게 되면, 결국 전체 서비스가 중단되는 문제점이 있었고, 이러한 문제점을 해결하기 위해 해당 장애가 발생한 보드를 교체하고 수리해야만 했다.
따라서, 종래의 이중화 포트를 갖는 이더넷 스위칭 보드에서도 상술한 바와 마찬가지로 보드에 장애가 발생한 경우에 서비스를 제공할 수 없기 때문에 사용자나 사업자에게 모두 불이익을 주는 문제점이 있었다.
상술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 이더넷 스위칭 보드를 마스터 보드와 슬레이브 보드로 이중화하여 이더넷 데이터를 스위칭하는 마스터 보드에 장애가 발생한 경우에 이중화 제어 로직에 의해 슬레이브 보드로 신속하게 절체하고 절체하는 동안 호스트 보드를 통해 스위칭 상태 정보를 전송받음으로써, 연속적으로 서비스를 제공하여 시스템의 가용성을 높이는데 있다.
그리고, 본 발명의 다른 목적은 장애가 발생한 보드를 복구시에 전체 시스템에 영향을 주지 않고 신속하게 복구함으로써, 시스템의 안정성을 보장하도록 하는데 있다.
상술한 바와 같은 목적을 해결하기 위하여, 본 발명의 이더넷 스위칭 보드 시스템은 이중화된 마스터 보드와 슬레이브 보드를 구비하고 양 보드의 상태 정보를 비교하여 이중화 제어 로직을 통해 마스터 보드와 슬레이브 보드를 결정하며 마스터 보드를 동작 상태로 두어 이중화 데이터를 스위칭하게 하고 슬레이브 보드를 대기 상태로 두어 마스터 보드에 장애 발생시 슬레이브 보드로 절체하는 이더넷 스위칭 보드와; 마스터 전달 보드와 슬레이브 전달 보드를 구비하여 상기 이더넷 스위칭 보드로부터 수신한 스위칭된 이더넷 데이터를 호스트 보드 및 입출력 보드로 송신하고 해당 호스트 보드 및 입출력 보드로부터 수신한 이더넷 데이터를 해당 이더넷 스위칭 보드로 송신하는 전달 보드를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명의 이더넷 스위칭 보드 이중화 방법은, 상태 정보 신호와 슬롯 위치 결정 신호에 의해 해당 보드가 마스터 보드와 슬레이브 보드 중의 어느 것 인지를 결정하는 과정과; 상기 마스터 보드로 결정된 경우에 해당 보드를 마스터 보드로 초기화한 후 가동하여, 호스트 보드 및 입출력 보드와 협의를 하여 이더넷 데이터를 스위칭하고 상기 마스터 보드의 스위칭 상태 정보를 상기 호스트 보드로 전송하는 과정과; 상기 마스터 보드의 가동 중에 이중화 제어 로직에 의해 보드 상태를 감시하여 이중화 절체가 발생하는 경우에 상기 이중화 제어 로직에 의해 상기 마스터 보드를 슬레이브 보드로 결정하고 대기 상태로 전환시키는 과정과; 상기 슬레이브 보드로 결정된 경우에 해당 보드를 슬레이브 보드로 초기화한 후, 대기 상태로 동작하면서 이중화 제어 로직에 의해 보드 상태를 감시하여 이중화 절체가 발생했는지를 판단하는 과정과; 상기 대기 상태로 동작 중에 상기 이중화 절체가 발생한 경우에 상기 이중화 제어 로직에 의해 상기 슬레이브 보드를 마스터 보드로 결정하고, 호스트 보드 및 입출력 보드와 협의하여 맥(MAC; Media Access Control) 테이블을 생성하는 동시에 기존 마스터 보드의 스위칭 상태 정보를 해당 호스트 보드로부터 제공받아 이더넷 데이터를 스위칭하는 과정을 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저, 도 3을 참조하여 본 발명에 적용되는 cPCI 구조를 설명한다.
도 3은 본 발명에 적용되는 cPCI 구조를 나타낸 도면이다.
많은 인터넷 통신 시스템은 PCI(Peripheral Component Interconnect) 구조를 사용하여 구성되는데, PCI는 개인용 컴퓨터에서 워크스테이션에 이르기까지 실질적인 표준 인터페이스 규격으로 되고 있는 구조로 이용의 효율성을 높일 수 있게 만들어진 버스이다. 또한, 고속화가 요구되고 있는 랜 관련분야에서도 PCI 버스의 사용이 점점 증가하고 있는 추세이다.
그리고, 본 발명에 적용되는 cPCI(compact Peripheral Component Interconnect)는 기존의 PCI에 좀 더 효율적이고 강인한 구조로 만들어진 버스 형태이다.
도 3에 도시된 바와 같이 cPCI는 노드 보드(Node Board)(11), 백플레인(Back plane)(12) 및 전달 보드(13)를 포함하여 이루어지는데, 상기 노드 보드(11)는 메 인 보드로 호 제어, 호 처리, 데이터 처리, 데이터 스위칭 등의 처리를 담당하는 역할을 하고, 상기 전달 보드(13)는 데이터를 전달하는 역할을 하는데, 외부에서 전달받은 데이터를 상기 백플레인(12)의 핀을 거쳐 상기 노드 보드(11)로 전달하거나 반대로 상기 보드 노드(11)의 데이터를 외부로 전달하는 것으로 리어 보드(Rear Board)라고도 하며, 상기 백플레인(12)은 각각의 노드에 전원을 공급하고 직렬과 병렬 구조로 느드끼리 클럭 신호, 제어 신호 및 데이터가 교환되도록 버스 형태로 구성된다.
상기 백플레인(12)에 보드가 실장이 되면 백플레인은 3.3V, 5V전원을 인가한다. 이때 인가되는 전원을 초기전원(Early Power)라고 한다. 이 초기전원이 보드에 입력되면 이 전원으로 각종 신호와 초기전원을 요구하는 디바이스를 초기화하고 보드의 내부전원을 생성한다. 이렇게 생성된 전원을 내부전원(Back End Power)라고 한다. 나머지 디바이스를 초기화하고 메인 프로세서를 구동하여 보드가 정상동작 하게 한다.
이하, 도 4를 참조하여 본 발명의 실시예에 따른 이더넷 스위칭 보드 시스템을 설명한다.
도 4는 본 발명의 실시예에 따른 이더넷 스위칭 보드 시스템을 나타낸 도면이다.
본 발명의 실시예에 따른 이더넷 스위칭 보드 시스템은 이더넷 스위칭 보드(20), 전달 보드(30), 호스트 보드(40) 및 다수의 입출력 보드(50)를 포함하여 이루어지는데, 상기 이더넷 스위칭 보드(20)는 상기 전달 보드(30)를 통해 상기 호 스트 보드(40) 및 입출력 보드(50)와 이더넷으로 연결되어 이더넷 데이터를 송수신하는 것으로, 이중화된 마스터 보드(210)와 슬레이브 보드(220)를 구비하고 양 보드의 상태 정보를 비교하여 이중화 제어 로직을 통해 마스터 보드(210)와 슬레이브 보드(220)를 결정하며 마스터 보드(210)를 동작 상태로 두어 이중화 데이터를 스위칭하게 하고 슬레이브 보드(220)를 대기 상태로 두어 마스터 보드(210)에 장애 발생시 슬레이브 보드(220)로 절체한다.
그리고, 상기 전달 보드(30)는 마스터 전달 보드(310)와 슬레이브 전달 보드(320)를 구비하여 상기 이더넷 스위칭 보드(20)로부터 수신한 스위칭된 이더넷 데이터를 상기 호스트 보드(40) 및 입출력 보드(50)로 송신하고 해당 호스트 보드(40) 및 입출력 보드(50)로부터 수신한 이더넷 데이터를 해당 이더넷 스위칭 보드(20)로 송신한다.
이하, 도 5를 참조하여 상기 이더넷 스위칭 보드(20)와 전달 보드(30)를 설명한다.
도 5는 도 4에 있어 이더넷 스위칭 보드와 전달 보드를 나타낸 도면이다.
상기 이더넷 스위칭 보드(20)는 마스터 보드(210)와 슬레이브 보드(220)로 이루어지는데, 상기 마스터 보드(210)는 자신의 상태 정보를 상기 슬레이브 보드(220)로 제공하고 해당 슬레이브 보드(220)의 상태 정보를 제공받아 동작 상태에서 이더넷 데이터를 스위칭하고 자신의 스위칭 상태 정보를 상기 호스트 보드(40)로 제공하며 장애가 발생한 경우 상기 이중화 제어 로직에 의해 대기 상태로 전환한다.
구체적으로, 상기 마스터 보드(210)는 제 1 송수신부(211), 제 1 이더넷 콘트롤러(212), 제 2 송수신부(213), 제 2 이더넷 콘트롤러(214), PLD(215), 크로스바 스위치(216), PCI 브릿지(217), D램(218), CPU(219) 및 전원 공급부(219a)를 포함하여 이루어진다.
상기 제 1 송수신부(211)는 상기 전달 보드(310)로부터 기가 비트 이더넷 데이터를 수신하거나 해당 전달 보드(310)로 스위칭된 이더넷 데이터를 송신하고, 상기 제 1 이더넷 콘트롤러(212)는 이중화 제어 신호에 따라 상기 제 1 송수신부(211)로부터 전송된 기가 비트 이더넷 데이터에 대하여 맥(MAC : Media Access Control) 테이블에 의해 스위칭 해야 할 곳을 결정하며 해당 결정된 곳으로 이더넷 데이터를 스위칭하여 데이터의 흐름을 제어하고, 상기 제 2 송수신부(213)는 상기 전달 보드(310)로부터 메가 비트 이더넷 데이터를 수신하거나 해당 전달 보드(310)로 스위칭된 이더넷 데이터를 송신하며, 상기 제 2 이더넷 콘트롤러(214)는 이중화 제어 신호에 따라 상기 제 2 송수신부(213)로부터 전송된 메가 비트 이더넷 데이터에 대하여 맥 테이블에 의해 스위칭 해야 할 곳을 결정하며 해당 결정된 곳으로 이더넷 데이터를 스위칭하여 데이터의 흐름을 제어한다. 이때, 상기 송수신부(211,213)는 이더넷 케이블에서 신호를 도출하는 물리계층 부분의 역할을 하고, 상기 이더넷 콘트롤러(212,214)는 내부에 맥 테이블을 구비하고, 풀 네트워크 속도 패킷 스위칭을 하며, 이때 축적 후 전송(Store And Forward) 방식을 사용하는데, 해당 축적 후 전송 방식은 완전한 하나의 패킷을 수신한 후에 CRC 에러를 확인한 뒤 목적지 포트로 직접 전송하는 것이다.
상기 PLD(215)는 프로그램 로직 디바이스로, 상기 이중화 제어 로직을 내장하여 이중화 제어 신호를 생성하며 다른 보드에서 입력되는 상태 정보 신호와 자신이 속한 보드의 상태 정보 신호를 비교해 해당 자신이 속한 보드가 마스터 보드인지를 결정한다.
상기 크로스바 스위치(216)는 상기 이중화 제어 신호에 따라 상기 제 1 이더넷 콘트롤러(212) 및 제 2 이더넷 콘트롤러(214)를 연결하여 양 이더넷 콘트롤러 사이에서 스위칭이 이루어지도록 하고 상기 기가 비트 이더넷 데이터와 메가 비트 이더넷 데이터가 상기 PCI 브릿지(217)를 거쳐 상기 CPU(219)와 인터페이스가 이루어지도록 스위칭한다.
그리고, 상기 전원 공급부(219a)는 보드(210)에 초기 전원과 내부 전원을 공급한다. 즉, 상기 전원 공급부(219a)는 초기 전원을 공급하여 각종 신호와 해당 초기 전원을 요구하는 디바이스를 초기화하고 보드의 내부 전원을 공급하여 나머지 디바이스를 초기화하며, 상기 CPU(219)를 구동하여 보드가 정상 동작하게 하고 입력된 이더넷 데이터를 처리하게 한다.
이에 따라, 전원이 공급되면 상기 마스터 보드(210)가 입출력 디바이스를 초기화하고, OS(Operating System)를 기동하고, 상기 PLD(215)와 CPU(219)에서 이더넷 디바이스의 레지스터를 초기화하여 상기 이더넷 데이터가 상기 송수신부(211,213), 이더넷 콘트롤러(212,214), 크로스바 스위치(216) 등을 통과하게 함으로써, 해당 이더넷 데이터를 스위칭하여 서비스를 제공한다.
그리고, 상기 슬레이브 보드(220)는 제 1 송수신부(221), 제 1 이더넷 콘트 롤러(222), 제 2 송수신부(223), 제 2 이더넷 콘트롤러(224), PLD(225), 크로스바 스위치(226), PCI 브릿지(227), D램(228), CPU(229) 및 전원 공급부(229a)를 포함하여 이루어져, 상기 마스터 보드(210)와 대칭적 구조를 갖는 것으로 자신의 상태 정보를 상기 마스터 보드(210)로 제공하고 해당 마스터 보드(210)의 상태 정보를 제공받아 대기 상태에서 상기 마스터 보드(210)에 장애가 발생한 경우 상기 이중화 제어 로직에 의해 동작 상태로 전환하며 상기 호스트 보드(40)로부터 상기 마스터 보드(210)의 스위칭 상태 정보를 제공받아 이더넷 데이터를 스위칭한다. 상술한 바와 같이 상기 슬레이브 보드(220)는 상기 마스터 보드(210)와 구성이 동일하므로 이에 대한 설명은 생략한다.
한편, 상기 전달 보드(30)는 상기 마스터 전달 보드(310)와 슬레이브 전달 보드(320)를 구비하는데, 상기 마스터 전달 보드(310)는 상기 마스터 보드(210)와 연결되어 스위칭된 이더넷 데이터와 스위칭 상태 정보를 수신해 상기 호스트 보드(40) 또는 입출력 보드(50)로 송신하고 해당 호스트 보드(40) 및 입출력 보드(50)로부터 이더넷 데이터를 수신하여 해당 마스터 보드(210)로 송신한다.
상기 마스터 전달 보드(310)는 커넥터(311), 랜 스위치(312) 및 멀티 플렉서(313)를 포함하여 이루어지는데, 상기 커넥터(311)는 상기 이더넷 데이터, 스위칭된 이더넷 데이터 및 스위칭 상태 정보를 송수신하고, 상기 랜 스위치(312)는 상기 커넥터(311)로부터 수신한 이더넷 데이터를 상기 마스터 보드(210)의 제 1 또는 제 2 송수신부(211,213)로 송신하고 해당 제 1 또는 제 2 송수신부(211,213)로부터 수신한 스위칭된 이더넷 데이터 및 스위칭 상태 정보를 해당 커넥터(311)로 송신하며, 상기 멀티 플렉서(313)는 상기 마스터 보드(210)의 PLD(215)로부터 수신한 자기 보드 마스터/슬레이브 상태 정보 신호(/SACT : /Self ACTive)를 참조하여 상기 랜 스위치(312)의 데이터 송수신을 제어한다.
그리고, 상기 슬레이브 전달 보드(320)는 커넥터(321), 랜 스위치(322) 및 멀티 플렉서(323)를 포함하여 이루어져, 상기 마스터 전달 보드(310)와 대칭적 구조를 갖는 것으로 상기 슬레이브 보드(220)와 연결되어 대기 상태에서 동작 상태로 전환시에 상기 호스트 보드(40)로부터 상기 마스터 보드(210)의 스위칭 상태 정보를 수신하여 동작 상태로 전환된 해당 슬레이브 보드(220)로 송신한다. 상술한 바와 같이 상기 슬레이브 전달 보드(320)는 상기 마스터 전달 보드(310)와 구성이 동일하므로 이에 대한 설명은 생략한다.
이하, 도 6을 참조하여 상기 PLD(215)를 설명한다.
도 6은 도 5에 있어 PLD를 나타낸 도면이다.
상기 PLD(215)는 상기 이더넷 스위칭 보드(20)에서 신속하게 마스터/슬레이브 절체가 이루어지도록 하는 이중화 제어 로직을 내장하는 것으로, 초기치부(215a), 이중화 보드 비교부(215b) 및 최종 결정부(215c)를 포함하여 이루어진다.
먼저, 마스터 보드(210)를 기준으로, 해당 마스터 보드(210)의 상태 정보에는 자기 보드 실장 상태 정보 신호(/SNOR : /Self Normal)와 자기 보드 마스터/슬레이브 상태 정보 신호(/SACT : /Self ACTive)를 포함하고, 슬레이브 보드(220)의 상태 정보에는 타 보드 실장 상태 정보 신호(/PNOR : /Pair Normal)와 타 보드 마 스터/슬레이브 상태 정보 신호(/PACT : /Pair ACTive)를 포함하는데, 상기 자기 보드 실장 상태 정보 신호(/SNOR)는 자신이 속한 보드의 실장 여부 정보를 나타내는 신호이고, 상기 타 보드 실장 상태 정보 신호(/PNOR)는 다른 보드의 실장 여부 정보를 나타내는 신호이고, 상기 자기 보드 마스터/슬레이브 상태 정보 신호(/SACT)는 자신이 속한 보드가 마스터 보드인지 슬레이브 보드인지 여부의 정보를 나타내며, 상기 타 보드 마스터/슬레이브 상태 정보 신호(/PACT)는 다른 보드가 마스터 보드인지 슬레이브 보드인지 여부의 정보를 나타낸다. 그리고, 도 6에서 슬롯 위치 결정 신호(GA : Grographic Address)는 cPCI에서 슬롯의 위치를 결정하는 슬롯 넘버를 나타낸다.
그리고, 보드가 실장되면 상기 보드 실장 상태 정보 신호는 '0(로우;Low)'이 되고 반면에 보드가 탈장되면 상기 보드 실장 상태 정보 신호는 '1(하아;High)'이 되며, 보드가 마스터 보드이면 상기 보드 마스터/슬레이브 상태 정보 신호는 '0'이 되고 반면에 보드가 슬레이브 보드이면 상기 보드 마스터/슬레이브 상태 정보 신호는 '1'이 된다. 그리고, 상기 슬롯 위치 결정 신호는 '0' 또는 '1'을 갖는데, 상기 경우에 설정여부에 따라, 상기 슬롯 위치 결정 신호가 '0'이면 자신이 속한 보드(210)가 마스터 보드가 되도록 설정할 수도 있고 반대로 다른 보드(220)가 마스터 보드가 되도록 설정할 수도 있다. 이하에서는 상기 슬롯 위치 결정 신호가 '0'일 때는 상기 자신이 속한 보드(210)가 마스터 보드가 되도록 설정되어 있고, '1'일 때는 상기 다른 보드(220)가 마스터 보드가 되도록 설정되어 있다고 가장한다.
상기 초기치부(215a)는 자기가 속한 보드(210) 및 다른 보드(220)가 동시에 실장되거나 실장된 후 전원이 인가되었을 경우에 해당 실장된 두 보드 중 마스터 보드를 결정하기 위해서 입력된 자기 보드 마스터/슬레이브 상태 정보 신호와 타 보드 마스터/슬레이브 상태 정보 신호가 모두 하이(High), 즉 '1'인지를 확인하여 슬롯 위치 결정 신호에 의해 특정 슬롯에 있는 보드를 마스터 보드로 결정한다.
예를 들면, 상기 초기치부(215a)에서는 상기 두 보드(210,220)가 실장된 후에 전원이 인가되었을 경우, 상기 PLD(215) 자신이 속한 보드(210)에서 자기 보드 실장 상태 정보 신호(/SNOR)와 자기 보드 마스터/슬레이브 상태 정보 신호(/SACT)는 해당 보드(210)가 부팅이 끝난 후 각각 '0', '1'로 되고, 상기 다른 보드(220)에서 타 보드 실장 상태 정보 신호(/PNOR)와 타 보드 마스터/슬레이브 상태 정보 신호(/PACT)는 해당 보드(220)가 부팅이 끝난 후 각각 '0', '1'로 된다. 그리고, 상기 슬롯 위치 결정 신호가 '0'이면 상기 자신이 속한 보드(210)가 마스터 보드로 결정된다. 이때, 마스터 보드 결정 여부를 상기 이중화 보드 비교부(215b)로 보고한다.
따라서, 두 보드가 동시에 실장되거나 실장되어진 상태에서 전원이 인가된 경우에만 상기 자기 보드 마스터/슬레이브 상태 정보 신호, 타 보드 마스터/슬레이브 상태 정보 신호 및 슬롯 위치 결정 신호만을 이용하여 마스터 보드가 결정되고 해당 결정 결과가 상기 이중화 보드 비교부(215b)로 보고된다.
한편, 상기 이중화 보드 비교부(215b)는 입력된 자기 또는 타 보드 실장 상태 정보 신호와 자기 또는 타 보드 마스터/슬레이브 상태 정보 신호를 비교하여 마 스터 보드와 슬레이브 보드를 결정한다. 즉, 상기 이중화 보드 비교부(215b)는 상기 두 보드의 상태 정보를 통해 보드가 이중화되었는지, 다른 한 쪽의 보드에서 관리자의 요구, 탈장하는 경우, 장애가 발생한 경우 등에 의해 리셋이 발생하여 마스터 보드와 슬레이브 보드의 절체가 요구되어 졌는지, 상기 초기치부(215a)를 통해 두 보두가 실장되어 전원이 인가되었는지를 비교하여 마스터 보드와 슬레이브 보드를 결정한다.
그리고, 상기 최종 결정부(215c)는 자신이 속한 보드(210)에서 리셋(Reset) 신호가 인가되었는지를 비교하여 리셋 신호 인가여부에 따라 최종 결정된 상기 자기 보드 마스터/슬레이브 상태 정보 신호를 멀티 플렉서(313)로 출력한다.
즉, 상기 최종 결정부(215c)는 상기 리셋 신호를 인가받은 경우에, 상기 이중화 보드 비교부(215b)의 결과 값에 영향을 받지 않고 해당 자신이 속한 보드(210)을 슬레이브 보드로 결정하고 상기 자기 보드 마스터/슬레이브 상태 정보 신호(/SACT) '1'을 상기 멀티 플렉서(313)로 출력한다. 반면에, 상기 최종 결정부(215c)는 상기 리셋 신호를 인가 받지 않은 경우에, 상기 이중화 보드 비교부(215b)의 결과 값을 그대로 유지한 상기 자기 보드 마스터/슬레이브 상태 정보 신호(/SACT)를 상기 멀티 플렉서(313)로 출력한다.
예를 들어, 자신이 속한 보드(210)만이 실장된 경우, 즉 자기 보드 실장 상태 정보 = 0이고 타 보드 실장 상태 정보 = 1인 경우에는 슬롯 위치 결정 신호에 상관없이 상기 이중화 보드 비교부(215b)는 다른 한 보드가 실장되지 않았음을 확인 한 후, 즉 타 보드 실장 상태 정보 = 1임을 확인한 후 상기 자신이 속한 보드(210)를 마스터 보드로 결정한다. 이에 따라, 상기 최종 결정부(215c)는 리셋 신호를 인가받지 않았다면 상기 자기 보드 마스터/슬레이브 상태 정보 = 0을 최종 출력한다.
만약, 마스터 보드로 동작하는 자신이 속한 보드(210)가 실장된 상태에서 다른 보드(220)를 실장하는 경우, 즉 자기 보드 실장 상태 정보 = 0인 상태에서 타 보드 실장 상태 정보 = 0이 된 경우, 상기 슬롯 위치 결정 신호와 관련된 상기 초기치부(215a)와 상관없이 상기 이중화 보드 비교부(215b)는 상기 다른 보드(220)의 타 보드 마스터/슬레이브 상태 정보 신호 = 0이면 해당 다른 보드(220)가 마스터 보드임을 인지하고 자신이 속한 보드(210)를 슬레이브 보드로 결정한다. 이에 따라, 상기 최종 결정부(215c)는 리셋 신호를 인가받지 않았다면 상기 자기 보드 마스터/슬레이브 상태 정보 = 1을 최종 출력한다. 그러므로, 마스터 보드로 동작 중 다른 보드가 실장되어 해당 다른 보드가 마스터 보드가 되어도 마스터 보드의 서비스 제공에는 문제가 없게 된다.
이하, 도 7과 8을 참조하여 본 발명의 실시예에 따른 이더넷 스위칭 보드 이중화 방법을 설명한다.
도 7은 본 발명의 실시예에 따른 이더넷 스위칭 보드 이중화 방법을 개략적으로 나타낸 순서도이고, 도 8은 본 발명의 실시예에 따른 이더넷 스위칭 보드 이중화 방법을 상세히 나타낸 순서도이다.
먼저, 상태 정보 신호와 슬롯 위치 결정 신호에 의해 보드가 마스터 보드인지 아니면 슬레이브 보드인지를 결정한다(S720).
상기 마스터/슬레이브 보드 결정 과정(S720)을 구제적으로 설명하면, 보드가 실장되거나 전원이 공급되면(S701), 해당 보드의 PLD는 상태 정보 신호와 슬롯 위치 결정 신호에 의해 해당 보드가 마스터 보드(210)인지 아니면 슬레이브 보드(220)인지를 결정한다(S702).
그리고, 상기 마스터 보드(210)를 동작 상태로 두어 이중화 데이터를 스위칭하게 하고 상기 슬레이브 보드(220)를 대기 상태로 두어 마스터 보드(210)에 장애 발생시 슬레이브 보드(220)로 절체한다(S730).
상기 마스터/슬레이브 보드 절체 과정(S730) 중 상기 마스터 보드 절체 과정을 구체적으로 설명하면, 상기 결정 결과(S702), 상기 보드가 마스터 보드(210)인 경우에, 해당 마스터 보드(210)의 PLD(215)는 해당 보드(210)를 마스터 보드로 초기화한다(S703). 즉, 처음에 보드를 실장하거나 전원을 인가한 경우 상기 슬롯 위치 결정 신호에 의해 마스터 보드로 결정되어 동작한다.
그리고, 상기 마스터 보드(210)는 호스트 보드(40) 및 입출력 보드(50)와 협의(Negotiation)를 하여 이더넷 데이터를 스위칭하고 해당 마스터 보드(210)의 스위칭 상태 정보를 주기적으로 해당 호스트 보드(40)로 전송한다(S704).
이에, 상기 마스터 보드(210)는 이중화 제어 로직을 수행하여 보드 상태를 감시한다(S705).
그리고, 상기 마스터 보드(210)는 상기 보드 상태 감시에 의해 절체가 발생했는지를 판단한다(S706).
이때, 상기 판단 결과(S706), 상기 절체가 발생한 경우에, 상기 마스터 보드(210)는 상기 이중화 제어 로직에 의해 슬레이브 보드로 결정되고(S707), 대기 상태로 전환된다(S708). 따라서, 기존 마스터 보드(210)가 슬레이브 보드로 절체되어 동작하고 반면에 기존 슬레이브 보드(220)가 마스터 보드로 절체되어 동작하게 된다.
반면에, 상기 판단 결과(S706), 상기 절체가 발생하지 않은 경우에, 상기 마스터 보드(210)는 상기 이더넷 데이터 스위칭 및 스위칭 상태 정보 전송 과정(S704)으로 회귀한다.
한편, 상기 마스터/슬레이브 보드 절체 과정(S730) 중 슬레이브 보드 절체 과정을 구체적으로 설명하면, 상기 결정 결과(S702), 상기 보드가 슬레이브 보드(220)인 경우에, 해당 슬레이브 보드(220)의 PLD(225)는 해당 보드(220)를 슬레이브 보드로 초기화한다(S709). 즉, 이미 보드가 실장되어 있는 상태에서 다른 보드를 실장 하거나 두 보드가 실장된 상태에서 전원을 인가한 경우 상기 슬롯 위치 결정 신호에 의해 슬레이브 보드로 결정되어 동작한다.
이에, 상기 슬레이브 보드(220)는 대기 상태로 동작한다(S710). 상기 슬레이브 보드(220)는 상기 마스터 보드(210)와는 달리 절체가 발생할 때까지 대기 상태로 동작한다.
그리고, 상기 슬레이브 보드(220)는 이중화 제어 로직을 수행하여 보드 상태를 감시한다(S711).
그리고, 상기 슬레이브 보드(220)는 상기 보드 상태 감시에 의해 절체가 발생했는지를 판단한다(S712).
이때, 상기 판단 결과(S712), 상기 절체가 발생한 경우에, 상기 슬레이브 보드(220)는 상기 이중화 제어 로직에 의해 마스터 보드로 결정된다(S713). 반면에, 상기 판단 결과(S712), 상기 절체가 발생하지 않은 경우에, 상기 슬레이브 보드(220)는 상기 대기 상태 동작 과정으로 회귀한다(S710).
그리고, 상기 슬레이브 보드(220)는 호스트 보드(40) 및 입출력 보드(50)와 협의하여 맥 테이블을 생성하는 동시에 기존 마스터 보드(210)의 스위칭 상태 정보를 상기 호스트 보드(40)로부터 제공받아(S714), 이더넷 데이터를 스위칭한다(S715). 따라서, 기존 슬레이브 보드(220)가 마스터 보드로 절체되어 동작하고 반면에 기존 마스터 보드(210)가 슬레이브 보드로 절체되어 동작하게 된다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 실시간 통신 시스템에서 이더넷 스위칭 보드를 마스터 보드와 슬레이브 보드로 이중화하여 마스터 보드만이 이더넷 데이터를 스위칭하고 스위칭 상태 정보를 PCI 버스를 통해 호스트에 전송하며 장애가 발생시 이중화 제어 로직에 의해 신속하게 다른 슬레이브 보드를 마스터 보드로 절체함으로써, 연속적으로 서비스를 제공할 수 있고, 이중화 제어 로직에 의해 절체되는 동안 슬레 이브 보드가 기존 마스터 보드의 스위칭 상태 정보를 호스트 보드로부터 제공받음으로써, 절체시에 발생하는 정보손실을 최소화하여 호 정보를 유지할 수 있으며, 시스템의 고속화 및 안정화를 유지할 수 있을 뿐만 아니라, 시스템의 에러 복구능력이 탁월하며, 초기화 동작이 최소화되어 이중화 제어에 따른 고신뢰성을 보장할 수 있다.

Claims (13)

  1. 이중화하여 운영하기 위한 이더넷 스위칭 보드 시스템에 있어서,
    이중화된 마스터 보드와 슬레이브 보드를 구비하고 양 보드의 상태 정보를 비교하여 이중화 제어 로직을 통해 마스터 보드와 슬레이브 보드를 결정하며 마스터 보드를 동작 상태로 두어 이중화 데이터를 스위칭하게 하고 슬레이브 보드를 대기 상태로 두어 마스터 보드에 장애 발생시 슬레이브 보드로 절체하는 이더넷 스위칭 보드와;
    마스터 전달 보드와 슬레이브 전달 보드를 구비하여 상기 이더넷 스위칭 보드로부터 수신한 스위칭된 이더넷 데이터를 호스트 보드 및 입출력 보드로 송신하고 해당 호스트 보드 및 입출력 보드로부터 수신한 이더넷 데이터를 해당 이더넷 스위칭 보드로 송신하는 전달 보드를 포함하여 이루어진 것을 특징으로 하는 이더넷 스위칭 보드 시스템.
  2. 제 1 항에 있어서,
    상기 마스터 보드와 상기 슬레이브 보드는,
    상기 전달 보드로부터 이더넷 데이터를 수신하거나 해당 전달 보드로 스위칭된 이더넷 데이터를 송신하는 제 1 및 제 2 송수신부와;
    이중화 제어 신호에 따라 상기 이더넷 데이터에 대하여 맥(MAC; Media Access Control) 테이블에 의해 스위칭 해야 할 곳을 결정하며 해당 결정된 곳으로 이더넷 데이터를 스위칭하여 데이터의 흐름을 제어하는 제 1 및 제 2 이더넷 콘트롤러와;
    상기 이중화 제어 로직을 내장하여 상기 이중화 제어 신호를 생성하며 다른 보드에서 입력되는 상태 정보 신호와 자신이 속한 보드의 상태 정보 신호를 비교해 해당 자신이 속한 보드가 마스터 또는 슬레이브 보드인지를 결정하는 PLD와;
    상기 이중화 제어 신호에 따라 상기 제 1 및 제 2 이더넷 콘트롤러 사이에서 스위칭이 이루어지도록 하고 상기 이더넷 데이터가 PCI 브릿지를 거쳐 CPU와 인터페이스가 이루어지도록 스위칭하는 크로스바 스위치를 포함하여 이루어진 것을 특징으로 하는 이더넷 스위칭 보드 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 마스터 보드는,
    자신의 상태 정보를 상기 슬레이브 보드로 제공하고 해당 슬레이브 보드의 상태 정보를 제공받아 동작 상태에서 이더넷 데이터를 스위칭하고 자신의 스위칭 상태 정보를 상기 호스트 보드로 제공하며 장애가 발생한 경우 상기 이중화 제어 로직에 의해 대기 상태로 전환함을 특징으로 하는 이더넷 스위칭 보드 시스템.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 슬레이브 보드는,
    자신의 상태 정보를 상기 마스터 보드로 제공하고 해당 마스터 보드의 상태 정보를 제공받아 대기 상태에서 상기 마스터 보드에 장애가 발생한 경우 상기 이중화 제어 로직에 의해 동작 상태로 전환하며 상기 호스트 보드로부터 상기 마스터 보드의 스위칭 상태 정보를 제공받아 이더넷 데이터를 스위칭하는 것을 특징으로 하는 이더넷 스위칭 보드 시스템.
  5. 제 1 항에 있어서,
    상기 마스터 전달 보드와 상기 슬레이브 전달 보드는,
    상기 이더넷 데이터, 스위칭된 이더넷 데이터 및 스위칭 상태 정보를 송수신하는 커넥터와;
    상기 커넥터로부터 수신한 이더넷 데이터를 상기 이더넷 스위칭 보드로 송신하고 상기 이더넷 스위칭 보드로부터 수신한 스위칭된 이더넷 데이터 및 스위칭 상태 정보를 상기 커넥터로 송신하는 랜 스위치와;
    상기 이더넷 스위칭 보드로부터 수신한 자기 보드 마스터/슬레이브 상태 정보 신호를 참조하여 상기 랜 스위치의 데이터 송수신을 제어하는 멀티 플렉서를 포함하여 이루어진 것을 특징으로 하는 이더넷 스위칭 보드 시스템.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 마스터 전달 보드는,
    상기 이더넷 스위칭 보드의 마스터 보드와 연결되어 스위칭된 이더넷 데이터와 스위칭 상태 정보를 수신해 상기 호스트 보드 또는 입출력 보드로 송신하고 해당 호스트 보드 및 입출력 보드로부터 이더넷 데이터를 수신하여 상기 이더넷 스위칭 보드의 마스터 보드로 송신하는 것을 특징으로 하는 이더넷 스위칭 보드 시스템.
  7. 제 1 항 또는 제 5 항에 있어서,
    상기 슬레이브 전달 보드는,
    상기 이더넷 스위칭 보드의 슬레이브 보드와 연결되어 대기 상태에서 동작 상태로 전환시에 상기 호스트 보드로부터 상기 이더넷 스위칭 보드의 마스터 보드에 대한 스위칭 상태 정보를 수신하여 동작 상태로 전환된 상기 이더넷 스위칭 보드의 슬레이브 보드로 송신하는 것을 특징으로 하는 이더넷 스위칭 보드 시스템.
  8. 제 2 항에 있어서,
    상기 PLD는,
    자기가 속한 보드 및 다른 보드가 동시에 실장되거나 실장된 후 전원이 인가되었을 경우에 해당 실장된 두 보드 중 마스터 보드를 결정하기 위해서 입력된 자기 보드 마스터/슬레이브 상태 정보 신호와 타 보드 마스터/슬레이브 상태 정보 신호를 확인하여 슬롯 위치 결정 신호에 의해 특정 슬롯에 있는 보드를 마스터 보드로 결정하는 초기치부와;
    자기 또는 타 보드 실장 상태 정보 신호와 자기 또는 타 보드 마스터/슬레이브 상태 정보 신호를 비교하여 마스터 보드와 슬레이브 보드를 결정하는 이중화 보드 비교부와;
    자신이 속한 보드에서 리셋신호가 인가되었는지를 비교하여 리셋 신호 인가여부에 따라 최종 결정된 상기 자기 보드 마스터/슬레이브 상태 정보 신호를 출력하는 최종 결정부를 포함하여 이루어진 것을 특징으로 이더넷 스위칭 보드 시스템.
  9. 제 8 항에 있어서,
    상기 최종 결정부는,
    상기 리셋 신호를 인가받은 경우에 상기 이중화 보드 비교부의 결과 값에 영향을 받지 않고 해당 자신이 속한 보드를 슬레이브 보드로 결정하고 상기 자기 보드 마스터/슬레이브 상태 정보 신호를 출력하며, 상기 리셋 신호를 인가 받지 않은 경우에 상기 이중화 보드 비교부의 결과 값을 그대로 유지한 상기 자기 보드 마스터/슬레이브 상태 정보 신호를 출력함을 특징으로 하는 이더넷 스위칭 보드 시스템.
  10. 제 1 항에 있어서,
    상기 상태 정보는,
    마스터 보드를 자기 보드라고 하고 슬레이브 보드를 다른 보드라고 할 때,
    자기 보드 실장 상태 정보 신호와 자기 보드 마스터/슬레이브 상태 정보 신호로된 마스터 보드 상태 정보와;
    타 보드 실장 상태 정보 신호와 타 보드 마스터/슬레이브 상태 정보 신호로된 슬레이브 보드 상태 정보를 포함하여 이루어진 것을 특징으로 하는 이더넷 스위칭 보드 시스템.
  11. 이더넷 스위칭 보드 이중화 방법에 있어서,
    상태 정보 신호와 슬롯 위치 결정 신호에 의해 해당 보드가 마스터 보드와 슬레이브 보드 중의 어느 것 인지를 결정하는 과정과;
    상기 마스터 보드로 결정된 경우에 해당 보드를 마스터 보드로 초기화한 후 가동하여, 호스트 보드 및 입출력 보드와 협의를 하여 이더넷 데이터를 스위칭하고 상기 마스터 보드의 스위칭 상태 정보를 상기 호스트 보드로 전송하는 과정과;
    상기 마스터 보드의 가동 중에 이중화 제어 로직에 의해 보드 상태를 감시하여 이중화 절체가 발생하는 경우에 상기 이중화 제어 로직에 의해 상기 마스터 보드를 슬레이브 보드로 결정하고 대기 상태로 전환시키는 과정과;
    상기 슬레이브 보드로 결정된 경우에 해당 보드를 슬레이브 보드로 초기화한 후, 대기 상태로 동작하면서 이중화 제어 로직에 의해 보드 상태를 감시하여 이중화 절체가 발생했는지를 판단하는 과정과;
    상기 대기 상태로 동작 중에 상기 이중화 절체가 발생한 경우에 상기 이중화 제어 로직에 의해 상기 슬레이브 보드를 마스터 보드로 결정하고, 호스트 보드 및 입출력 보드와 협의하여 맥(MAC; Media Access Control) 테이블을 생성하는 동시에 기존 마스터 보드의 스위칭 상태 정보를 해당 호스트 보드로부터 제공받아 이더넷 데이터를 스위칭하는 과정을 포함하여 이루어진 것을 특징으로 하는 이더넷 스위칭 보드 이중화 방법.
  12. 삭제
  13. 삭제
KR1020020081606A 2002-12-20 2002-12-20 이더넷 스위칭 보드 시스템 및 이중화 방법 KR100560929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020081606A KR100560929B1 (ko) 2002-12-20 2002-12-20 이더넷 스위칭 보드 시스템 및 이중화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020081606A KR100560929B1 (ko) 2002-12-20 2002-12-20 이더넷 스위칭 보드 시스템 및 이중화 방법

Publications (2)

Publication Number Publication Date
KR20040055038A KR20040055038A (ko) 2004-06-26
KR100560929B1 true KR100560929B1 (ko) 2006-03-14

Family

ID=37347777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081606A KR100560929B1 (ko) 2002-12-20 2002-12-20 이더넷 스위칭 보드 시스템 및 이중화 방법

Country Status (1)

Country Link
KR (1) KR100560929B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101266041B1 (ko) * 2012-05-24 2013-05-21 국방과학연구소 로직 게이트 기반의 스위칭 칩을 이용한 고속 자동 고장복구 이더넷 다중화 네트워크 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160841A (zh) * 2015-04-09 2016-11-23 中兴通讯股份有限公司 背板、分析报文的方法和装置、实现通信的方法和装置
KR20200048933A (ko) * 2018-10-31 2020-05-08 효성중공업 주식회사 이중화 보드를 구비한 제어기 시스템 및 그 이중화 보드의 마스터/슬레이브 설정방법
KR102224953B1 (ko) * 2019-01-30 2021-03-09 주식회사 우진기전 전동차의 주간제어기의 통신 시스템
KR102235100B1 (ko) * 2019-10-08 2021-04-01 브이에스아이 주식회사 공유 버스를 통해 복수의 서버들에 예비 통신로를 제공할 수 있는 시스템
KR102400250B1 (ko) * 2020-05-11 2022-05-23 한국철도기술연구원 철도차량용 emb의 다중 제어 시스템 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101266041B1 (ko) * 2012-05-24 2013-05-21 국방과학연구소 로직 게이트 기반의 스위칭 칩을 이용한 고속 자동 고장복구 이더넷 다중화 네트워크 장치

Also Published As

Publication number Publication date
KR20040055038A (ko) 2004-06-26

Similar Documents

Publication Publication Date Title
US7835265B2 (en) High availability Ethernet backplane architecture
US6516352B1 (en) Network interface system and method for dynamically switching between different physical layer devices
US6065073A (en) Auto-polling unit for interrupt generation in a network interface device
US7260066B2 (en) Apparatus for link failure detection on high availability Ethernet backplane
EP1450539B1 (en) System and method for communicating using a multiserver platform
US6603744B2 (en) Connection establishment method, communication method, state change transmission method, state changing method, wireless apparatus, wireless device, and computer
US6381218B1 (en) Network controller system that uses directed heartbeat packets
US7623444B2 (en) Apparatus and method for redundancy control of duplex switch board
US7983194B1 (en) Method and system for multi level switch configuration
KR100831639B1 (ko) 정보 처리 장치, 통신 부하 분산 방법 및 통신 부하 분산프로그램을 기록한 기록 매체
US20020019958A1 (en) Method and apparatus for imparting fault tolerance in a switch or the like
US6594776B1 (en) Mechanism to clear MAC address from Ethernet switch address table to enable network link fail-over across two network segments
US20080215910A1 (en) High-Availability Networking with Intelligent Failover
US7565474B2 (en) Computer system using serial connect bus, and method for interconnecting a plurality of CPU using serial connect bus
US9384102B2 (en) Redundant, fault-tolerant management fabric for multipartition servers
WO2015131516A1 (zh) 分布式智能平台管理总线连接方法及atca机框
US7502369B2 (en) High speed interface systems and methods
US20240104035A1 (en) Peripheral component interconnect express device and operating method thereof
KR100560929B1 (ko) 이더넷 스위칭 보드 시스템 및 이중화 방법
CN111585835A (zh) 一种带外管理系统的控制方法、装置和存储介质
US5544330A (en) Fault tolerant interconnect topology using multiple rings
KR100195065B1 (ko) 데이타 통신망 정합장치
KR20040020727A (ko) 통신처리 시스템의 이더넷 스위칭 보드의 이중화 장치
US7443788B2 (en) Method and apparatus for improving performance of a loop network
US8639967B2 (en) Controlling apparatus, method for controlling apparatus and information processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110214

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee