KR100439149B1 - 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법 - Google Patents

컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법 Download PDF

Info

Publication number
KR100439149B1
KR100439149B1 KR10-2001-0083478A KR20010083478A KR100439149B1 KR 100439149 B1 KR100439149 B1 KR 100439149B1 KR 20010083478 A KR20010083478 A KR 20010083478A KR 100439149 B1 KR100439149 B1 KR 100439149B1
Authority
KR
South Korea
Prior art keywords
board
system board
active
bus
boards
Prior art date
Application number
KR10-2001-0083478A
Other languages
English (en)
Other versions
KR20030053300A (ko
Inventor
박권원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0083478A priority Critical patent/KR100439149B1/ko
Publication of KR20030053300A publication Critical patent/KR20030053300A/ko
Application granted granted Critical
Publication of KR100439149B1 publication Critical patent/KR100439149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 컴팩트 PCI(Compact Peripheral Component Interconnect) 버스를 기반으로 하는 시스템에 실장되는 시스템 보드를 이중화하여 안정적인 데이터 교환이 가능하도록 한 컴팩트 PCI 버스 기반 시스템의 시스템 보드 이중화 구조 및 방법에 관한 것으로, 종래에는 하나의 시스템 보드가 시스템 상의 모든 버스 신호를 제어하기 때문에 시스템 보드에 장애가 발생하거나 탈장되는 경우 시스템 상의 데이터 전송이 전혀 이루어지지 않는 문제점이 있으며, 또한 시스템 보드는 입출력 보드의 전원도 관장하고 있어서 시스템 보드가 다운(down)되는 경우에는 입출력 보드도 다운되는 현상이 발생하는 문제점이 있었다.
따라서, 본 발명은 컴팩트 PCI 버스를 기반으로 시스템에 실장되는 시스템 보드를 이중화 구현함으로써, 하나의 시스템 보드에 장애가 발생하거나 탈장되더라도 다른 시스템 보드가 컴팩트 PCI 버스 상의 입출력 보드들을 제어함에 따라 정상적인 데이터 교환을 수행할 수 있게 되고, 이에 따라 시스템에서 서비스 중단이나 에러가 없는 고속의 데이터 전송과 안정적인 서비스 제공을 보장할 수 있게 된다.

Description

컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화 구조 및 방법{ Dual Architecture And Method For System Board Of System Over Compact PCI Bus}
본 발명은 컴팩트 PCI 버스에 관한 것으로, 특히 컴팩트 PCI 버스를 기반으로 하는 시스템에 실장되는 시스템 보드를 이중화하여 안정적인 데이터 교환이 가능하도록 한 컴팩트 PCI 버스 기반 시스템의 시스템 보드 이중화 구조 및 방법에 관한 것이다.
일반적으로, 컴팩트 PCI(Compact Peripheral Component Interconnect)는 PCIMG(PCI Industrial Computer Manufacture Group)에서 결정한 산업용 컴퓨터 및 텔레커뮤니케이션용 버스 방식 표준을 말하는 것으로, 통상 8개~16개의 보드(1 개의 시스템 보드, 7~15개의 입출력 보드)를 사용할 수 있으며, 보드를 손쉽게 교환할 수 있도록 되어 고가용성(High Availability) 시스템에 적합하다.
그리고, 이러한 컴팩트 PCI 버스 방식을 기반으로 하는 시스템은 기본적으로 각 보드에 대한 핫 스와프(Hot Swap) 기능을 지원하지만, 반면에 이중화에 대한 구현은 정의되어 있지 않다.
즉, 종래의 컴팩트 PCI 버스 기반의 시스템 구성은 첨부된 도면 도 1에 도시된 바와 같이, 1개의 시스템 보드(10)와 다수의 입출력 보드(11~17, 도 1에서는 7개의 입출력 보드가 있는 경우를 가정하여 설명하기로 한다)로 이루어지는데, 이때 이중화에 대한 개념은 전혀 고려되지 않았으며, 따라서 시스템 보드(10)가 정상적으로 동작하지 않을 경우 나머지 입출력 보드(11~17) 또한 동작되지 않을 뿐 아니라 동작의 의미를 두지 않게 되는데, 이는 시스템 보드(10)가 전체 입출력 보드(11~17)의 버스 제어를 관장하기 때문이다.
전술한 종래의 컴팩트 PCI에서 시스템 보드는 버스 제어기(Bus Arbiter, 도면에 도시되어 있지 않음)가 있어서 시스템 상의 버스 신호를 중재 및 제어하는데, 각각의 입출력 보드(11~17)는 시스템 보드(10)에 데이터를 보내기 위해서는 시스템 보드에 버스 점유를 요구하며, 시스템 보드(10)는 버스 사용이 가능한 경우 해당되는 버스 점유 요구를 인정해 줌으로써, 버스 점유를 요구한 입출력 보드(11~17)가 해당 버스를 점유하여 시스템 보드(10)에 데이터를 전송할 수 있다.
이와 마찬가지로, 입출력 보드 간에 데이터를 전송(예를 들어, 제2입출력 보드→제3입출력 보드)하고자 하는 경우 먼저, 제2입출력 보드(12)가 시스템 보드(10)에 버스 점유 요구 신호를 전송하면, 시스템 보드(10)는 버스 점유 상태를 확인한 후에 제2입출력 보드(12)에 버스를 점유하게 함으로써, 제2입출력 보드(12)와 제3입출력 보드(13) 간에 데이터 전송이 이루어진다.
그리고, 시스템 보드(10)가 입출력 보드(11~17)에 데이터 전송하고자 하는 경우에는 버스 제어권이 자신에게 있기 때문에 해당 버스가 비어 있을 때에는 언제든지 데이터 교환이 가능하다.
전술한 바와 같이, 종래의 컴팩트 PCI에서는 시스템 보드가 시스템 상의 모든 버스 신호를 제어하기 때문에 시스템 보드에 장애가 발생하거나 탈장되는 경우 시스템 상의 데이터 전송이 전혀 이루어지지 않는 문제점이 있으며, 또한 시스템 보드는 입출력 보드의 전원도 관장하고 있어서 시스템 보드가 다운(down)되는 경우에는 입출력 보드도 다운되는 현상이 발생하는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 컴팩트 PCI 버스를 기반으로 시스템에 실장되는 시스템 보드를 이중화 구현함으로써, 하나의 시스템 보드에 장애가 발생하거나 탈장되더라도 다른 시스템 보드가 컴팩트 PCI 버스 상의 입출력 보드들을 제어하여 정상적인 데이터 교환을 수행할 수 있도록 하는데 있다.
본 발명의 다른 목적은, 컴팩트 PCI 버스 상의 시스템 보드를 이중화 구현하여 정상적인 데이터 교환을 항시 수행하게 함으로써, 서비스 중단이나 에러가 없는 고속의 데이터 전송과 안정적인 서비스 제공을 보장할 수 있도록 하는데 있다.
도 1은 종래의 컴팩트 PCI 버스 기반의 시스템 구성을 도시한 도면.
도 2는 본 발명에 따른 컴팩트 PCI 기반의 시스템에서 시스템 보드의 이중화 구현 상태를 도시한 도면.
도 3은 본 발명에 따른 컴팩트 PCI 버스 상의 각 보드에 어드레스 맵을 부여한 상태를 도시한 도면.
도 4는 본 발명에 따른 컴팩트 PCI 버스 기반의 시스템에 이중화된 시스템 보드가 실장되는 경우의 보드 이중화 절차를 도시한 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
20A : 활성 시스템 보드 20B : 대기 시스템 보드
21~26 : 입출력 보드
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 활성/대기 상태로 동작하면서 컴팩트 PCI 버스 상의 모든 보드들에 대한 버스 점유 및 전원 공급을 제어하여 상기 보드 간의 데이터 교환을 하드웨어적으로 제어하는 이중화된 시스템 보드와; 활성 상태인 시스템 보드에 의해 버스 점유 및 전원 공급을 제어받으면서 데이터 교환을 수행하는 다수의 입출력 보드를 포함하는 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화 구조를 제공하는데 있다.
여기서, 상기 이중화된 시스템 보드는, 활성 상태로 동작하여 컴팩트 PCI 버스 상의 입출력 보드들에 대한 버스 점유 및 전원 공급을 제어하면서 하트비트를 교환하는 활성 시스템 보드와; 대기 상태로 동작하면서 상기 활성 시스템 보드와 하트비트를 교환하고, 상기 활성 시스템 보드가 탈장되거나 장애가 발생하는 경우활성 상태로 천이하여 상기 활성 시스템 보드가 수행하던 버스 점유 및 전원 공급 제어 기능을 대행하게 되는 대기 시스템 보드를 포함하는 것을 특징으로 한다.
그리고, 상기 이중화된 시스템 보드와 입출력 보드는, 각 보드 간에 메모리를 통해 데이터를 교환하기 위해 어드레스 맵이 부여된 것을 특징으로 한다.
본 발명의 다른 특징은, 컴팩트 PCI 버스 상의 시스템에 하드웨어적으로 활성 시스템 보드로 구분된 시스템 보드가 실장되는 경우 활성 보드 초기화 절차를 수행하는 과정과; 활성 시스템 보드로서의 기능을 수행하면서 상기 컴팩트 PCI 버스 상에 실장되어 있는 보드들에 대해 입출력 보드의 초기화 절차를 수행한 후에 해당되는 입출력 보드 기능을 수행하도록 버스 점유 및 전원 공급을 제어하는 과정과; 상기 컴팩트 PCI 버스 상에 실장된 보드가 대기 시스템 보드인 경우 해당되는 대기 시스템에서 활성 시스템 보드와 하트비트를 주기적으로 교환하면서 상기 활성 시스템 보드의 장애 발생 여부나 탈장 여부를 체크하는 과정과; 상기 활성 시스템 보드에 장애가 발생하거나 탈장되는 경우 상기 대기 시스템 보드가 활성 상태로 천이한 후에 상기 활성 시스템 보드와 실시간으로 교환한 데이터를 기반으로 활성 시스템 보드의 기능을 대행하는 과정을 포함하는 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화 방법을 제공하는데 있다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
본 발명에 따른 컴팩트 PCI 버스 기반의 시스템은 기본적으로 8개에서 16개의 보드를 실장하고 있는데, 이때 시스템 보드를 이중화하기 위한 구성은 첨부한 도면 도 2에 도시한 바와 같이, 활성/대기 상태로 동작하면서 컴팩트 PCI 버스 상의 모든 입출력 보드(21~26)들에 대한 버스 점유 및 전원 공급을 제어하여 전체적인 데이터 교환을 하드웨어적으로 제어하는 이중화된 2개의 시스템 보드(20A, 20B)와, 활성 상태인 시스템 보드(20A)에 의해 버스 점유 및 전원 공급을 제어받으면서 데이터 교환을 수행하게 되는 다수의 입출력 보드(21~26, 본 발명에서는 6개의 입출력 보드가 있는 것으로 가정한다)를 구비하여 이루어진다.
이때, 2개의 시스템 보드(20A, 20B)는 그 동작 상태에 따라 각각 활성(Active) 시스템 보드(20A)와 대기(Standby) 시스템 보드(20B)로 구분할 수 있는데, 활성 시스템 보드(20A)는 실제 운영되고 있는 시스템 보드를 의미하며, 대기 시스템 보드(20B)는 활성 시스템 보드(20A)가 탈장되거나 장애가 발생하는 경우에 활성 상태로 천이하여 기존의 활성 시스템 보드(20A)가 수행하던 버스 점유 및 전원 공급 제어 기능을 대행하게 되는 시스템 보드를 의미하는 것으로, 이는 도 2에서와 같이 활성 시스템 보드(20A)와 대기 시스템 보드(20B)의 위치가 하드웨어적으로 정해져 있는 것이 아니고, 그 보드 상태에 따라 구분되는 것이며, 자신이 활성 상태가 아닌 대기 시스템 보드(20B)의 경우에는 입출력 보드(21~26)의 기능을 수행할 수 있다.
그리고, 본 발명에서는 첨부한 도면 도 3에 도시한 바와 같이 컴팩트 PCI 버스 상의 각 보드에 어드레스 맵(Address Map)을 부여하게 되는데, 이는 컴팩트 PCI 버스 상에서 보드 간에 메모리(주 메모리 또는 보조 메모리)를 통하여 데이터를 교환하기 위한 것으로, 예를 들어 도 3에서 활성 시스템 보드(20A)가 제1입출력 보드(21)로 데이터를 전송하기 위해서는 제1입출력 보드(21)에 해당되는 어드레스인 '0x83000000'로 접속한 후에 기록(Write) 명령을 이용하여 데이터를 전송해야 하며, 제1입출력 보드(21)가 활성 시스템 보드(20A)로 데이터를 전송하기 위해서는 활성 시스템 보드(20A)에 해당되는 어드레스인 '0x81000000'로 접속한 후에 기록 명령을 이용하여 데이터를 전송해야 한다.
이와 같이 구성된 본 발명에 따른 컴팩트 PCI 버스 기반의 시스템에서 시스템 보드의 이중화를 이루기 위한 절차를 설명하면 다음과 같다.
먼저, 컴팩트 PCI 버스 상의 모든 제어는 활성 시스템 보드(20A)에 의해 이루어지게 되며, 이중화 구현 또한 시스템 보드인 활성 시스템 보드(20A)와 대기 시스템 보드(20B)에 의해 이루어지는데, 이때 이중화된 시스템 보드(20A, 20B)는 하트비트(Heart Bit)를 주기적으로 교환하면서 자신이 활성 상태인지, 대기 상태인지를 판단하게 되며, 또한 시스템 보드를 컴팩트 PCI 버스 상의 시스템에 최초로 실장하는 경우에는 하드웨어적으로 활성 시스템 보드(20A)인지, 대기 시스템 보드(20B)인지를 구분해 주게 된다.
즉, 시스템에 먼저 실장된 시스템 보드가 항상 활성 시스템 보드(20A)의 기능을 수행하게 되고, 이후에 실장되는 시스템 보드는 대기 시스템 보드(20B)의 기능을 수행하게 되며, 해당 대기 시스템 보드(20B)는 활성 시스템 보드(20A)의 장애 발생 여부를 감지하고 있다가 장애가 발생하는 경우에 활성 상태로 천이하여 활성 시스템 보드(20A)의 기능을 대행해야 한다.
이때, 입출력 보드(21~26)는 시스템에 실장되더라도 활성 시스템 보드(20A)에 의해 제어가 이루어지기 때문에 별도의 이중화 작업이 이루어지지 않으며, 다만 입출력 보드(21~26)가 실장되었을 때 활성 시스템 보드(20A)에 의해 보드 초기화 작업이 이루어진다.
이와 같은 컴팩트 PCI 버스 기반의 시스템에 이중화된 시스템 보드가 실장되는 경우의 보드 이중화 절차를 첨부한 도면 도 4를 참조하여 설명하면 다음과 같다.
먼저, 컴팩트 PCI 버스 기반의 시스템에 시스템 보드가 실장되는 경우 해당 시스템 보드는 자신이 활성 시스템 보드(20A)인지를 확인하게 되고(스텝 S41), 이때 시스템에 다른 시스템 보드가 실장되어 있지 않음에 따라 자신이 활성 시스템 보드(20A)인 것으로 확인되는 경우에는 자신이 컴팩트 PCI 버스 상에서 활성 시스템 보드(20A)의 기능을 수행하기 위해 활성 보드 초기화 절차를 수행하게 되는데(스텝 S42), 여기서 활성 보드 초기화 절차라 함은 컴팩트 PCI 버스 상의 칩 초기화나 메모리 초기화를 의미한다.
그리고, 활성 보드 초기화 절차를 수행한 후에는 자신이 활성 시스템 보드(20A)로써의 기능을 수행하게 되는데, 이를 위해 활성 시스템 보드(20A)는 컴팩트 PCI 버스 상에 현재 실장되어 있는 입출력 보드(21~26)를 체크한 후(스텝 S43)에 해당되는 입출력 보드(21~26)들의 초기화 절차를 수행하게 된다(스텝 S44). 이때, 시스템 보드의 이중화 구현시 대기 시스템 보드(20B)가 활성 시스템 보드(20A)보다 먼저 실장되지는 않으므로, 현재 실장되어 있는 보드는 모두 입출력보드로 판단하여, 해당되는 입출력 보드(21~26)의 초기화 절차를 수행하게 된다.
이후, 활성 시스템 보드(20A)는 컴팩트 PCI 버스 상에 실장된 모든 입출력 보드(21~26)에 대한 초기화 절차를 종료하게 되면, 정상적인 시스템 상의 버스 신호 중재 및 제어를 수행하면서 새로운 보드가 실장되는지를 확인하게 된다(스텝 S45).
이때, 새로운 보드가 실장되는 경우 새로 실장된 보드에 대해 입출력 보드(21~26)의 초기화 절차를 수행한 후(스텝 S46), 현재 실장된 보드의 종류 즉, 입출력 보드인지, 대기 시스템 보드인지를 확인하게 되는데(스텝 S47), 여기서 새로 실장된 보드가 입출력 보드(21~26)인지, 대기 시스템 보드(20B)인지 여부와 관계없이 입출력 보드의 초기화 절차를 수행하는 이유는 대기 시스템 보드(20B)의 경우 자신이 대기 상태일 때 입출력 보드(21~26)의 기능도 함께 수행하기 때문이다. 즉, 본 발명에서는 시스템 보드의 이중화 구현을 위해 입출력 보드 중에서 하나를 대기 시스템 보드(20B)로 이용하게 때문이다.
만약, 현재 실장된 보드가 입출력 보드(21~26)인 경우 활성 시스템 보드(20A)는 현재 실장된 보드가 입출력 보드(21~26)의 기능을 수행하도록 제어하게 되며(스텝 S48), 대기 시스템 보드(20B)인 경우에는 자신이 대기 상태임을 인식하게 됨에 따라 활성 시스템 보드(20A)와 하트비트를 주기적으로 교환하면서 해당되는 활성 시스템 보드(20A)의 장애 발생 여부나 탈장 여부를 체크하여(스텝 S49), 자신이 활성 상태로 천이해야 하는지를 확인하게 된다(스텝 S50).
이때, 활성 시스템 보드(20A)에 장애가 발생하거나 탈장되는 경우 대기 시스템 보드(20B)는 활성 상태로 천이한 후에 해당되는 활성 시스템 보드(20A)의 기능을 대행하게 되는데(스텝 S51), 해당 대기 시스템 보드(20B)가 활성 상태로 천이하여 활성 시스템 보드(20A)의 기능을 수행하기 위해서는 활성 시스템 보드(20A)와 실시간으로 데이터를 교환하여, 이중화된 시스템 보드(20A, 20B) 간에 동일한 메모리 내용을 유지해야 한다.
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 컴팩트 PCI 버스를 기반으로 시스템에 실장되는 시스템 보드를 이중화 구현함으로써, 하나의 시스템 보드에 장애가 발생하거나 탈장되더라도 다른 시스템 보드가 컴팩트 PCI 버스 상의 입출력 보드들을 제어함에 따라 정상적인 데이터 교환을 수행할 수 있게 되고, 이에 따라 시스템에서 서비스 중단이나 에러가 없는 고속의 데이터 전송과 안정적인 서비스 제공을 보장할 수 있게 된다.

Claims (4)

  1. 활성 상태로 동작하여 컴팩트 PCI 버스 상의 입출력 보드들에 대한 버스 점유 및 전원 공급을 제어하면서 주기적으로 하트비트를 교환하는 활성 시스템 보드와, 대기 상태로 동작하면서 상기 활성 시스템 보드와 주기적으로 하트비트를 교환하고, 상기 하트비트를 체크하여 상기 활성 시스템 보드가 탈장되거나 장애가 발생한 것을 감지하게 되면, 활성 상태로 천이하여 상기 활성 시스템 보드가 수행하던 버스 점유 및 전원 공급 제어 기능을 대행하게 되는 대기 시스템 보드로 이루어지는 이중화된 시스템 보드와;
    상기 활성 시스템 보드에 의해 버스 점유 및 전원 공급을 제어받으면서 데이터 교환을 수행하는 다수의 입출력 보드를 구비하여 이루어지되,
    상기 이중화된 시스템 보드와 입출력 보드는, 각 보드 간에 메모리를 통해 데이터를 교환하기 위해 어드레스 맵이 부여된 것을 특징으로 하는 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화 구조.
  2. 삭제
  3. 삭제
  4. 컴팩트 PCI 버스 상의 시스템에 하드웨어적으로 활성 시스템 보드로 구분된 시스템 보드가 실장되는 경우 활성 보드 초기화 절차를 수행하는 과정과;
    활성 시스템 보드로서의 기능을 수행하면서 상기 컴팩트 PCI 버스 상에 실장되어 있는 보드들에 대해 입출력 보드의 초기화 절차를 수행한 후에 해당되는 입출력 보드 기능을 수행하도록 버스 점유 및 전원 공급을 제어하는 과정과;
    상기 컴팩트 PCI 버스 상에 실장된 보드가 대기 시스템 보드인 경우 해당되는 대기 시스템에서 활성 시스템 보드와 하트비트를 주기적으로 교환하면서 상기 활성 시스템 보드의 장애 발생 여부나 탈장 여부를 체크하는 과정과;
    상기 활성 시스템 보드에 장애가 발생하거나 탈장되는 경우 상기 대기 시스템 보드가 활성 상태로 천이한 후에 상기 활성 시스템 보드와 실시간으로 교환한 데이터를 기반으로 활성 시스템 보드의 기능을 대행하는 과정을 포함하는 것을 특징으로 하는 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화 방법.
KR10-2001-0083478A 2001-12-22 2001-12-22 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법 KR100439149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083478A KR100439149B1 (ko) 2001-12-22 2001-12-22 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083478A KR100439149B1 (ko) 2001-12-22 2001-12-22 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법

Publications (2)

Publication Number Publication Date
KR20030053300A KR20030053300A (ko) 2003-06-28
KR100439149B1 true KR100439149B1 (ko) 2004-07-07

Family

ID=29577898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083478A KR100439149B1 (ko) 2001-12-22 2001-12-22 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법

Country Status (1)

Country Link
KR (1) KR100439149B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200451705Y1 (ko) * 2008-05-26 2011-01-06 (주)스마일안전 안전모용 햇빛가리개

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209051B1 (en) * 1998-05-14 2001-03-27 Motorola, Inc. Method for switching between multiple system hosts
KR20010038483A (ko) * 1999-10-25 2001-05-15 서평원 에이티엠 교환 시스템에서 아이피씨 경로의 에러 복구 장치
KR20010042376A (ko) * 1998-05-14 2001-05-25 비센트 비.인그라시아, 알크 엠 아헨 다중 시스템 호스트를 사용하여 버스를 제어하는 방법
KR100320149B1 (ko) * 2000-03-07 2002-01-10 서평원 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209051B1 (en) * 1998-05-14 2001-03-27 Motorola, Inc. Method for switching between multiple system hosts
KR20010042376A (ko) * 1998-05-14 2001-05-25 비센트 비.인그라시아, 알크 엠 아헨 다중 시스템 호스트를 사용하여 버스를 제어하는 방법
KR20010038483A (ko) * 1999-10-25 2001-05-15 서평원 에이티엠 교환 시스템에서 아이피씨 경로의 에러 복구 장치
KR100320149B1 (ko) * 2000-03-07 2002-01-10 서평원 이중화 보드에서 와치독 인터럽트를 이용한 마스터 권한설정 장치 및 방법

Also Published As

Publication number Publication date
KR20030053300A (ko) 2003-06-28

Similar Documents

Publication Publication Date Title
CN101102177B (zh) 一种主备控制器倒换的实现方法及设备
EP1080418B1 (en) Multiconfiguration backplane
JP4410190B2 (ja) ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム
KR100610153B1 (ko) 다중 시스템 호스트간의 전환 방법
EP1701271A1 (en) Electronic apparatus system with master node and slave node
EP1076853B1 (en) Controlling a bus with multiple system hosts
CN1964285A (zh) 具有双cpu的主控设备及实现方法
KR100258079B1 (ko) 밀결합 결함 허용 시스템에서 메모리 버스 확장에 의한 동시 쓰기 이중화 장치
KR100195065B1 (ko) 데이타 통신망 정합장치
KR100439149B1 (ko) 컴팩트 피씨아이 버스 기반 시스템의 시스템 보드 이중화구조 및 방법
JP4188446B2 (ja) データ交換装置およびその方法
JP2007316755A (ja) ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム
US20020174282A1 (en) Multiprocessor system
US7433989B2 (en) Arbitration method of a bus bridge
JPH11191073A (ja) Ｐｃｉバス処理装置
JP3260435B2 (ja) 情報通信システム
KR100359451B1 (ko) 이동통신 시스템의 셀버스 이중화 장치
JPH11259325A (ja) 二重化システム及び二重化システムにおける情報処理方法
US20030115383A1 (en) System and method for managing CPCI buses in a multi-processing system
JPH0427239A (ja) Ｌａｎ接続装置の制御方法
JP2000148523A (ja) 二重化メモリ装置及びメモリ切替方法
JPS628832B2 (ko)
KR100380328B1 (ko) 교환기 시스템의 보드 탈장시 다운 방지장치
JPH04101255A (ja) バスバックアップ機構
JP2000066992A (ja) バス間接続回路及びコンピュータシステム

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110512

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee