KR20010038483A

KR20010038483A - 에이티엠 교환 시스템에서 아이피씨 경로의 에러 복구 장치

Info

Publication number: KR20010038483A
Application number: KR1019990046458A
Authority: KR
Inventors: 김성환
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1999-10-25
Filing date: 1999-10-25
Publication date: 2001-05-15

Abstract

본 발명은 ATM 교환 시스템에서 IPC 경로의 에러 복구 장치에 관한 것으로, 특히 IPC(Inter Processor Communication) 통신을 수행하는 IPC 보드에 에러 검출회로를 구비하여 프로세서나 IPC 보드에 에러가 발생하는 경우 이중화 절체를 수행하여 IPC 경로(path)를 막힘없이 사용할 수 있도록 하는 ATM 교환 시스템에서 IPC 경로의 에러 복구 장치에 관한 것이다.

종래의 IPC 보드는 프로세서와 연결되는 케이블이 탈장하거나 IPC 포트에 에러가 발생하는 경우, IPC 보드가 케이블 탈장이나 IPC 포트의 에러를 감지하지 못함에 기인하여 이중화 절체를 수행할 수 없으므로 해당 프로세서와 데이터를 송/수신하는 IPC 경로가 변경되지 않아 통신 수행의 단절을 일으키는 문제점이 있다.

본 발명은 IPC(Inter Processor Communication) 통신을 수행하는 IPC 보드에 에러 검출회로를 구비하여 케이블 탈장이나 IPC 포트의 에러가 발생되는 경우, IPC 보드가 자동으로 이중화 절체를 수행하여 프로세서와 데이터를 송/수신하는 IPC 경로를 막힘없이 사용할 수 있는 효과가 있다.

Description

에이티엠 교환 시스템에서 아이피씨 경로의 에러 복구 장치{Apparatus for error recovery the Inter Processor Communication path in the ATM switching system}

일반적으로, ATM 교환 시스템에서 IPC 보드를 이용하여 프로세서에 대한 IPC 통신을 수행하는 경우에 도면 도 1에 도시된 바와 같은 방식으로 하였다. 즉, 제1 프로세서(11)는 포트 A를 케이블로 제1 IPC 보드(13)의 포트 A에 접속됨과 아울러 포트 B를 케이블로 제2 IPC 보드(14)의 포트에 접속되고, 제2 프로세서(12)는 포트 A를 케이블로 제1 IPC 보드(13)의 포트 B에 접속됨과 아울러 포트 B를 케이블로 제2 IPC 보드(14)의 포트 B에 접속됨으로써, 제1 및 제2 프로세서(11),(12)는 IPC 보드(13),(14)를 통해 IPC 통신을 수행한다. 여기서, 제1 프로세서(11)와 제2 프로세서(12) 중에서 하나는 동작모드로 운용되고 다른 하나는 대기모드로 운용되며, 제1 IPC 보드(13)와 제2 IPC 보드(14) 중에서 하나는 동작모드로 운용되고 다른 하나는 대기모드로 운용된다.

이상과 같이 구성된, ATM 교환 시스템의 IPC 통신 시스템에 있어서, 제1 프로세서(11)와 제2 IPC 보드(14)가 동작모드라고 가정하면, 동작모드 상태에 있는 제1 프로세서(11)는 데이터를 송신하기에 앞서 포트 B를 통해 워치 독(watch dog) 신호를 동작모드 상태에 있는 제2 IPC 보드(14)의 포트 A로 전송하고, 이에 제2 IPC 보드(14)는 워치 독 신호를 수신한 후 응답 신호를 제1 프로세서(11)에 전송한다. 해당 응답 신호를 수신한 제 1 프로세서(11)에서는 IPC 경로를 정상 상태라고 판단하여 데이터를 송신한다.

이상과 같은 통신작업 도중, 제1 프로세서(11)는 자체의 포트 B와 제2 IPC 보드(14)의 포트 A사이에 연결된 케이블 4를 통해 데이터를 송신하는 도중에 케이블 4가 탈장되거나 제1 프로세서(11)의 포트 B 혹은 제2 IPC 보드(14)의 포트 A에 에러가 발생하는 경우가 발생한다.

이와 같은 경우에, 제1 프로세서(11)는 케이블 4를 통해서 데이터 송/수신이 불가능함을 감지하고, 자체의 통신 포트를 포트 A로 절체해야 하고, 제2 IPC 보드(14)는 제1 프로세서(11)가 포트 A로 절체한 것을 감지하여 제1 프로세서(11)의 통신을 계속적으로 할 수 있도록 자신을 자동으로 절체하여 제1 IPC 보드(13)에 의해 IPC 통신할 수 있게하여 제1 스위치(15)를 통해IPC 통신이 막힘없이 운용되게 해야한다.

그러나, 종래의 IPC 보드는 프로세서와 연결되는 케이블이 탈장하거나 IPC 포트에 에러가 발생하는 경우에, IPC 보드가 케이블 탈장이나 IPC 포트의 에러를 감지하지 못함에 기인하여 이중화 절체를 수행할 수 없으므로 해당 프로세서와 데이터를 송/수신하는 IPC 경로가 변경되지 않아 통신 수행의 단절을 일으키는 문제점이 있다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 IPC(Inter Processor Communication) 통신을 수행하는 IPC 보드에 에러 검출회로를 구비함으로써 프로세서나 IPC 보드의 포트에 에러가 발생하거나 케이블이 탈장되어서 프로세서가 이중화 절체를 수행하여 IPC 경로를 변경하는 경우에, IPC 보드가 해당 프로세서 및 IPC 보드의 포트 에러나 케이블 탈장을 감지하여 자동으로 이중화 절체를 수행하여 프로세서의 데이터를 전달하는 IPC 경로를 막힘없이 사용할 수 있도록 하는데 있다.

도 1은 종래 ATM 교환 시스템에서 IPC 보드를 이용한 IPC 통신 방식을 도시한 도.

도 2는 본 발명에 따른 ATM 교환 시스템에서 IPC 경로 에러 검출 장치를 구비한 IPC 보드의 구성도.

도 3은 도2에 도시된 워치 독 신호 감지회로의 구성도.

도 4는 도2에 도시된 케이블 장애 처리부의 구성도.

도 5는 도 2에 도시된 이중화 판단부의 구성도.

*도면의 주요 부분에 대한 부호의 설명*

20 : 프로세서 21 : 제1 프로세서

22 : 제2 프로세서

100 : IPC(Inter Processor Communication) 보드

110 : 워치 독 신호감지회로 120 : 케이블 장애 처리부

130 : 이중화 판단부 140 : 스위치 정합부

상기와 같은 목적을 달성하기 위한 본 발명의 특징은. ATM 교환 시스템에서 IPC 경로의 에러 복구 장치에 있어서, 제1 및 제2 프로세서로부터 IPC 보드로 송신되는 워치 독 신호를 감지하는 워치 독 신호감지회로와; 상기 제1 및 제2 프로세서와 IPC 보드를 연결하는 케이블이 탈장되는 경우에 이를 감지하여 처리하는 케이블 장애 처리부; 및 상기 워치 독 신호감지회로와 상기 케이블 장애 처리부를 검사하여 검사 결과에 따라 스위치 정합부를 리세트시켜 이중화 절체를 수행하는 이중화 판단부를 포함한다.

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.

본 발명에 따른 ATM 교환 시스템에서 IPC 경로 에러 검출 장치는 첨부한 도면 도 2와 같이, IPC 보드(100)에 워치 독 신호감지회로(110), 케이블 장애 처리부(120), 이중화 판단부(130)와 스위치 정합부(140)를 구비하여 이루어진다.

워치 독 신호감지회로(110)는 프로세서(20)로부터 송신되는 워치 독 신호를 감지하기 위한 것으로, 도 3에 도시된 바와 같이, 두 개의 OR 게이트(111,112)와 하나의 AND 게이트(113)와 두개의 NOT 게이트(114,115)가 연결되어 이루어진다. 여기서, 워치 독 신호감지회로(110)는 프로세서(20)로부터 '0001'이라는 정상적인 워치 독 신호를 검출하는 경우 출력값(A)을 '0'으로 출력하고, 포트 A,B 모두에서 워치 독 신호를 검출하지 못하는 경우 출력값(A)을 '1'로 출력한다.

케이블 장애 처리부(120)는 프로세서(20)와 IPC 보드(100)를 연결하는 케이블이 탈장되는 경우에 이를 감지하기 위한 것으로, 도 4에 도시된 바와 같이, 케이블의 일단을 접지시키고 케이블의 하단을 전원(Vcc)에 접속함으로써, 프로세서(20)와 IPC 보드(100)가 연결된 상태에서 해당 케이블이 정상적일 경우에는 출력값(B,C)이 '0'으로 되게 하고, 해당 케이블이 탈장인 경우에는 출력값(B,C)이 '1' 로 되게 하여 케이블의 탈장을 감지케 한다.

이중화 판단부(130)는 워치 독 신호감지회로(110)의 출력값(A)과 케이블 장애 처리부(120)의 출력값(B,C)을 자체 구비된 회로에 의해 연산하여 연신 결과에 따라 이중화 절체를 수행하는 것으로써, 도 5에 도시된 바와 같이, AND 게이트(131)와 OR 게이트(132)를 구비하여 이루어지는데, AND 게이트(131)는 케이블 장애 처리부(120)로부터 인가되는 출력값(B,C)을 논리곱하고, OR 게이트(132)는 워치 독 신호감지회로(110)의 출력값(A)과 AND 게이트(131)의 출력값(E)를 논리합하여 최종 출력신호(D)를 출력한다.

이상과 같이, 이중화 판단부(130)에서는 최종 출력신호(D)를 주기적으로 출력하는데, 비정상적인 상태를 의미하는 출력값(D) '1'을 검출하는 경우 스위칭 보드를 리세트하여 IPC 보드 이중화 절체를 수행한다.

이와 같이 구성된 본 발명에 따른 ATM 교환 시스템에서 IPC 경로 에러 검출 장치의 동작을 설명하면 다음과 같다.

설명에 앞서 제1 프로세서(21)는 동작모드상태이며, 제2 프로세서(22)는 대기모드상태라고 가정한다. 먼저, 동작모드 상태인 제1 프로세서(21)가 주기적으로 '0001'이라는 정상적인 4비트 워치 독 신호를 IPC 보드(100)의 포트 A에 송신하면, 이를 수신한 워치 독 신호감지회로(110)에서는 자체 구비회로인 NOT 게이트(114)와 OR 게이트(111)에 의해 연산을 실행하여 '0'이라는 출력값(A1)을 AND 게이트(113)에 출력한다. 또한, 제2 프로세서(22)는 대기모드 상태이므로 '0000'이라는 워치 독 신호를 IPC 보드(100)의 포트 B에 송신하고, 이를 수신한 워치 독 신호감지회로(110)에서는 NOT 게이트(115)와 제2 OR 게이트(112)에 의해 연산을 실행하여 '1'이라는 출력값(A2)을 AND 게이트(113)에 출력한다.

따라서, 워치 독 신호감지회로(110)에서는 OR 게이트(111)와 OR 게이트(112)의 출력값(A1, A2)을 AND 게이트(113)에 의해 연산을 실행하여 최종적으로 '0'이라는 정상적인 출력값(A)을 출력한다.

만약, 케니블 접속되는 포트에 에러가 발생되어 제1 프로세서(21)로부터 '0001' 이라는 정상적인 워치 독 신호가 아닌 '0010'이라는 비정상적인 워치 독 신호가 송신되는 경우, 워치 독 신호감지회로(110)에서는 해당 '0010' 신호를 NOT 게이트(114)와 OR 게이트(111)에 의해 연산을 실행하여 '1'이라는 출력값(A1)을 AND 게이트(113)에 출력하게 되고, 제2 프로세서(22)가 대기모드 상태이므로 '0000'을 IPC 보드(100)의 포트 B에 송신함에 따라, 이를 수신한 워치 독 신호감지회로(110)에서는 NOT 게이트(115)와 OR 게이트(112)에 의해 연산을 실행하여 '1'이라는 출력값을 AND 게이트(113)에 출력하게 된다. 따라서, 워치 독 신호감지회로(110)는 OR 게이트(111)와 제2 OR 게이트(112)의 출력값(A1, A2)을 AND 게이트(113)에 의해 연산을 실행하여 최종적으로 출력값(A) '1'을 출력하게 되고, 이 경우 이중화 판단부(130)가 이를 감지하여 워치 독 신호감지회로(110)에 에러가 발생했음을 검출하게 된다.

한 편, IPC 보드(100)에서는 프로세서(20)와 연결된 케이블의 탈장여부를 자체에 구비된 케이블 장애 처리부(120)를 이용하여 검출하는데, 프로세서(20)와 IPC 보드(100)가 케이블로 연결된 상태에서 해당 케이블이 정상적일 경우에는 '0'이라는 출력값(B,C)이 출력되고, 해당 케이블이 비정상적일 경우에는 '1'이라는 출력값(B,C)이 출력된다.

이 후, IPC 보드(100)는 자체에 구비된 이중화 판단부(130)를 이용하여 해당 워치 독 신호감지회로(110)와 케이블 장애 처리부(120)의 출력값을 연산하고, 해당 연산값을 분석한 결과에 따라 스위치 정합부를 리세트하여 자체의 이중화 절체를 수행한다.

이상과 같이 본 발명은 IPC(Inter Processor Communication) 통신을 수행하는 IPC 보드에 에러 검출회로를 구비하여 프로세서의 통신포트 또는 IPC 보드의 통신포트에 에러가 발생되거나 케이블이 탈장된 경우, IPC 보드가 해당 상테를 검출하여 자동으로 이중화 절체를 수행하여 데이터를 송/수신하는 IPC 경로를 막힘없이 사용할 수 있는 효과가 있다.

Claims

ATM 교환 시스템에서 IPC 경로의 에러 복구 장치에 있어서,

제1 및 제2 프로세서로부터 IPC 보드로 송신되는 워치 독 신호를 감지하는 워치 독 신호감지회로와;

상기 제1 및 제2 프로세서와 IPC 보드를 연결하는 케이블이 탈장되는 경우에 이를 감지하여 처리하는 케이블 장애 처리부; 및

상기 워치 독 신호감지회로와 상기 케이블 장애 처리부를 검사하여 검사 결과에 따라 스위치 정합부를 리세트시켜 이중화 절체를 수행하는 이중화 판단부를 포함하는 것을 특징으로 하는 에이티엠 교환 시스템에서 아이피씨 경로의 에러 복구 장치.
제 1 항에 있어서,

상기 워치 독 신호감지회로는, 상기 제1 프로세서로부터 인가되는 소정 비트의 워치 독 신호중에서 한 비트를 반전시키는 제1 OR 게이트와;

상기 제1 프로세서로부터 인가되는 소정 비트의 워치 독 신호중에서 상기 한 비트를 제외한 나머지 비트와 상기 제1 NOT 게이트의 출력 신호를 논리합하는 제1 OR 게이트와;

상기 제2 프로세서로부터 인가되는 소정 비트의 워치 독 신호중에서 한 비트를 반전시키는 제2 OR 게이트와;

상기 제2 프로세서로부터 인가되는 소정 비트의 워치 독 신호중에서 상기 한 비트를 제외한 나머지 비트와 상기 제2 NOT 게이트의 출력 신호를 논리합하는 제2 OR 게이트; 및

상기 제1 OR 게이트와 제2 OR 게이트로부터 인가되는 신호를 논리곱하여 상기 이중화 판단부 측에 출력하는 AND 게이트를 구비하는 것을 특징으로 하는 에이티엠 교환 시스템에서 아이피씨 경로의 에러 검출 장치.
제 1 항에 있어서,

상기 케이블 장애 처리부는 상기 케이블의 일단을 접지하고 상기 케이블의 하단을전원에 접속하여 구성되어, 상기 케이블이 정상적으로 접속되어 있는 경우에 제1 신호를 상기 이중화 판단부 측에 출력하고, 상기 케이블이 탈장되는 경우 제2 신호를 상기 이중화 판단부 측에 출력하는 것을 특징으로 하는 에이티엠 교환 시스템에서 아이피씨 경로의 에러 검출 장치.
제 1 항에 있어서,

상기 이중화 판단부는 상기 케이블 장애 처리부로부터 인가되는 신호를 논리곱하는 AND 게이트와;

상기 워치 독 신호감지회로로부터 인가되는 신호와 상기 AND 게이트로부터 인가되는 신호를 논리합하여 상기 스위치 정합부에 출력하는 OR 게이트를 구비하는 것을 특징으로 하는 에이티엠 교환 시스템에서 아이피씨 경로의 에러 검출 장치.