JPH04305748A - 高信頼性バス - Google Patents

高信頼性バス

Info

Publication number
JPH04305748A
JPH04305748A JP3096433A JP9643391A JPH04305748A JP H04305748 A JPH04305748 A JP H04305748A JP 3096433 A JP3096433 A JP 3096433A JP 9643391 A JP9643391 A JP 9643391A JP H04305748 A JPH04305748 A JP H04305748A
Authority
JP
Japan
Prior art keywords
bus
signal line
signal
fault
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3096433A
Other languages
English (en)
Inventor
Aizo Aramaki
荒牧 愛三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3096433A priority Critical patent/JPH04305748A/ja
Publication of JPH04305748A publication Critical patent/JPH04305748A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理装置の各モジ
ュール間や各モジュール内で情報の伝送を行なうバスの
信頼性の向上を図った高信頼性バスに関するものである
【0002】
【従来の技術】従来、情報処理装置のバスの高信頼化を
図るには、少なくとも2本のバスを設けていた。即ち、
一方のバスに障害が発生すると、他方のバスを使用する
ようにしていた。これにより、情報処理装置が処理の停
止をせず、連続的に動作し得るようにしていた(例えば
、特開昭58−137054 号公報「高信頼性ディジ
タルデータプロセッサ」参照)。
【0003】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような問題があった。即ち、従
来の高信頼性バスでは、2本以上のバスが必要となり、
バス制御部のハードウェアであるドライバ/レシーバ、
バス接続コネクタ等が2つ以上必要となり、これにより
、コストの増加を招いていた。また、バス信号線の増加
により、予備として他に使用できる信号線が不足し、ハ
ードウェア構成の柔軟性や容易性を欠くという問題があ
った。
【0004】本発明は、以上のようなハードウェアの増
加によるコストの増加及び信号線の増加による柔軟性の
欠如等の問題点を除去するため、1本のバスでありなが
ら、障害が発生しても処理の停止をせず、連続して動作
を継続し得る低コストでハードウェア構築に柔軟性のあ
る高信頼性バスを提供することを目的とするものである
【0005】
【課題を解決するための手段】本発明の高信頼性バスは
、情報処理装置の各モジュール間及び各モジュール内の
いずれかで情報を伝送する複数の信号線から成るバスに
おいて、当該バスの複数の信号線に当該複数の信号線の
障害発生時に使用される予備信号線を付加し、当該バス
の障害を検出する障害検出手段と、当該バス中で障害の
発生した信号線を特定する障害特定手段と、当該障害の
発生した信号線と前記予備信号線とを切り換える信号切
換手段とを設けたことを特徴とするものである。
【0006】また、以上の本発明の高信頼性バスの一実
施態様は、情報処理装置の各モジュール間及び各モジュ
ール内のいずれかで情報を伝送する複数の信号線と、当
該複数の信号線への信号の送受信を行なうドライバ及び
レシーバとから成るバスにおいて、当該バスの複数の信
号線に、当該複数の信号線の障害発生時に使用される予
備信号線と、当該予備信号線への信号の送受信を行なう
ドライバ及びレシーバとを付加し、当該バスの複数の信
号線、ドライバ及びレシーバの障害を検出する障害検出
手段と、当該バス中で障害の発生した信号線、ドライバ
及びレシーバを特定する障害特定手段と、当該障害の発
生した信号線、ドライバ及びレシーバと、前記予備信号
線、ドライバ及びレシーバとを切り換える信号切換手段
とを設けたことを特徴とするものである。
【0007】
【作用】本発明の高信頼性バスにおいては、障害検出手
段により、バスの障害を検出すると、障害特定手段によ
り、当該バス中で障害の発生した信号線が特定される。 この後、信号切換手段により、当該障害の発生した信号
線と前記予備信号線とが切り替えられる。
【0008】また、前記予備信号線に、予備のドライバ
及びレシーバを含めた場合には、前記障害検出手段によ
りバスの障害が検出されたとき、障害特定手段により特
定された信号線、ドライバ及びレシーバのすべてが予備
信号線、予備のドライバ及びレシーバに切り換えられる
【0009】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図1は、本発明の高信頼性バスの実施例の
ブロック図である。この図は、A装置と、B装置との情
報伝送部を示す。A装置は、信号切換手段11と、エラ
ー検出部12と、切換制御部13とから成る。B装置は
、A装置と同様に、信号切換手段21と、エラー検出部
22と、切換制御部23とから成る。
【0010】A装置と、B装置とは、情報伝送用の信号
を送受信するための複数の装置間バス信号線20〜2n
と、1本の予備信号線2n+1で接続されている。予備
信号線2n+1は、装置間バス信号線20〜2nのいず
れかの信号線に障害が発生した場合に使用される。以下
、A装置側の構成のみ説明し、B装置側の構成について
は、A装置と同様であるので、説明を省略する。
【0011】A装置における信号切換手段11は、装置
内部バス信号線30〜3nと、装置間バス信号線20〜
2nとの接続を行なう部分である。装置内部バス信号線
30〜3nは、図示しない情報処理部に接続されている
。エラー検出部12は、障害検出手段12aと、障害特
定手段12bとから成る。障害検出手段12aは、バス
の障害によるエラーを検出する。障害特定手段12bは
、エラーの発生した信号線を特定する。この検出結果は
、エラー検出信号5として出力される。このエラー検出
信号5は、切換制御部13に入力される。
【0012】切換制御部13は、切換信号8で信号切換
手段11を制御する。また、この切換制御部13は、B
装置へのエラー情報の通知を行なうとともに、B装置と
の信号の切換の同期をとる。このため、切換制御部13
は、切換通知信号7でB装置の切換制御部23と連絡を
とる。
【0013】図2及び図3は、信号切換手段の内部構成
の一例を示す図である。装置内部バス30〜3nは、信
号切換スイッチ50〜5nにより装置間バス20〜2n
又は予備信号線2n+1のいずれかに接続される。いず
れに接続するかは、切換制御部13からの切換信号8に
よる。図2では、信号切換スイッチ50〜5nは、機械
的スイッチで示しているが、電子的スイッチ、例えばセ
レクタ回路でも構成できる。
【0014】次に上述した情報伝送部の動作を説明する
。通常の動作においては、装置間バス信号線20〜2n
でA装置とB装置間の情報転送が行なわれている。装置
間バス上で障害が発生すると、エラー検出部12の障害
検出手段12aでデータエラーを検出する。このエラー
は、例えば、パリティエラーとして検出される。即ち、
装置間バス信号線20〜2nのいずれかをパリティビッ
トの送受信に用いる。エラー検出部12は、エラーを検
出すると、診断動作に入る。
【0015】即ち、障害特定手段12bによりバス上の
どの信号線に障害が発生したかを特定する診断を行なう
。この診断を行なうには、例えば、まず、 all“0
”や all“1”のビットパターンを送出する。そし
て、相手側の装置で正しい値を受信したかを調べる。相
手側の装置で受信したビットパターンが送出したビット
パターンと異なるビットが障害ビットである。ここで、
装置間バス信号線21が障害であったと仮定する。
【0016】次に、エラー検出部12は、エラー検出信
号5を出力し、切換制御部13へ装置間バス信号線21
が障害であったことを通知する。切換制御部13は、こ
の通知により装置内部バス信号線31と装置間バス信号
線21との接続を切り、装置内部バス信号線31を予備
信号線2n+1に切り換えるように自装置の信号切換手
段13へ切換信号8を出力する。そして、これと同時に
相手側のB装置の切換制御部23にも切換通知信号7で
予備信号線2n+1へ切り換える旨を通知する。
【0017】これにより、相手側の信号切換手段23も
信号切換手段21へ切換信号9で装置内部バス信号線4
1を予備信号線2n+1に切り換えるように指示する。 このようにして、信号切換手段11及び21の信号切換
スイッチ51及び81は、図3に示す状態となる。以後
、障害のある装置間バス信号線21は、使用されず、予
備信号線2n+1が代わりに使用されるようになる。こ
れにより、バスの障害発生前と同様の動作に戻ることが
できる。
【0018】また、図2及び図3に示すように、上述し
た実施例では、予備信号線2n+1を設けるとともに、
信号切換手段11及び21内に予備のドライバ及びレシ
ーバ7n+1及び8n+1を設けている。従って、装置
間バス信号線20〜2nの断線や短絡による障害だけで
なく、ドライバ及びレシーバ70〜7n又は80〜8n
の損傷による障害にも対処することができる。
【0019】図4は、信号切換手段の内部構成の他の例
を示す図である。図示のように、ドライバ及びレシーバ
70〜7n及び80〜8nを装置間バス信号線20〜2
n側でなく、装置内部バス信号線30〜3n及び40〜
4n側に設けることにより、予備のドライバ及びレシー
バを省略するようにしても差し支えない。
【0020】図5は、信号切換手段の内部構成のさらに
他の例を示す図である。図示のように、予備信号線、予
備のドライバ及びレシーバは、1つの場合に限らず、複
数設けてもよい。この場合、信号切換手段11″及び2
1″の信号切換スイッチ50′〜5n′及び60′〜6
n′は、3つ以上の端子が必要となる。また、パリティ
エラーの検出のため、2本以上の信号線が必要となる。 これにより、予備信号線2n+1を使用中に、さらに別
の装置間バス信号線に障害を生じた場合、予備信号線2
n+2を使用することにより対処することができる。尚
、設けられているすべての予備信号線を使い果たしたと
きは、そのバスは使えなくなる。
【0021】
【発明の効果】以上説明したように、本発明の高信頼性
バスによれば、装置間バスに予備信号線を付加し、装置
間バスでの障害が発生した場合、障害が発生した信号線
と予備信号線とを切り換えるようにしたので、バスでの
障害が発生しても、処理の停止をせず、連続的に動作す
るようにできる。また、予備のドライバやレシーバを備
えるようにしたので、これらの障害の発生時にも切換を
行ない、障害発生時の連続動作が可能となる。
【図面の簡単な説明】
【図1】本発明の高信頼性バスの実施例のブロック図で
ある。
【図2】信号切換手段の内部構成の一例を示す図である
【図3】信号切換手段の内部構成の一例を示す図である
【図4】信号切換手段の内部構成の他の例を示す図であ
る。
【図5】信号切換手段の内部構成のさらに他の例を示す
図である。
【符号の説明】
11、21  信号切換手段 12、22  エラー検出部 12a、22a  障害検出手段 12b、22b  障害特定手段 13、23  切換制御部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  情報処理装置の各モジュール間及び各
    モジュール内のいずれかで情報を伝送する複数の信号線
    から成るバスにおいて、当該バスの複数の信号線に当該
    複数の信号線の障害発生時に使用される予備信号線を付
    加し、当該バスの障害を検出する障害検出手段と、当該
    バス中で障害の発生した信号線を特定する障害特定手段
    と、当該障害の発生した信号線と前記予備信号線とを切
    り換える信号切換手段とを設けたことを特徴とする高信
    頼性バス。
  2. 【請求項2】  情報処理装置の各モジュール間及び各
    モジュール内のいずれかで情報を伝送する複数の信号線
    と、当該複数の信号線への信号の送受信を行なうドライ
    バ及びレシーバとから成るバスにおいて、当該バスの複
    数の信号線に、当該複数の信号線の障害発生時に使用さ
    れる予備信号線と、当該予備信号線への信号の送受信を
    行なうドライバ及びレシーバとを付加し、当該バスの複
    数の信号線、ドライバ及びレシーバの障害を検出する障
    害検出手段と、当該バス中で障害の発生した信号線、ド
    ライバ及びレシーバを特定する障害特定手段と、当該障
    害の発生した信号線、ドライバ及びレシーバと、前記予
    備信号線、ドライバ及びレシーバとを切り換える信号切
    換手段とを設けたことを特徴とする高信頼性バス。
JP3096433A 1991-04-02 1991-04-02 高信頼性バス Pending JPH04305748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3096433A JPH04305748A (ja) 1991-04-02 1991-04-02 高信頼性バス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3096433A JPH04305748A (ja) 1991-04-02 1991-04-02 高信頼性バス

Publications (1)

Publication Number Publication Date
JPH04305748A true JPH04305748A (ja) 1992-10-28

Family

ID=14164879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3096433A Pending JPH04305748A (ja) 1991-04-02 1991-04-02 高信頼性バス

Country Status (1)

Country Link
JP (1) JPH04305748A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007503630A (ja) * 2003-08-21 2007-02-22 ラムバス・インコーポレーテッド 高速通信用の周期的インターフェース較正
US7362697B2 (en) 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
JP2009187284A (ja) * 2008-02-06 2009-08-20 Nec Computertechno Ltd ボード間接続監視装置
JP2020013446A (ja) * 2018-07-20 2020-01-23 富士通株式会社 プロセッサ及び情報処理装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362697B2 (en) 2003-01-09 2008-04-22 International Business Machines Corporation Self-healing chip-to-chip interface
US7813266B2 (en) 2003-01-09 2010-10-12 International Business Machines Corporation Self-healing chip-to-chip interface
US8050174B2 (en) 2003-01-09 2011-11-01 International Business Machines Corporation Self-healing chip-to-chip interface
JP2007503630A (ja) * 2003-08-21 2007-02-22 ラムバス・インコーポレーテッド 高速通信用の周期的インターフェース較正
JP2009187284A (ja) * 2008-02-06 2009-08-20 Nec Computertechno Ltd ボード間接続監視装置
JP2020013446A (ja) * 2018-07-20 2020-01-23 富士通株式会社 プロセッサ及び情報処理装置

Similar Documents

Publication Publication Date Title
US7073088B2 (en) Data bus arrangement and control method for efficiently compensating for faulty signal lines
JPH04305748A (ja) 高信頼性バス
JPH02149040A (ja) データ伝送方式
JP2743893B2 (ja) ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置
JPS62109441A (ja) デ−タ伝送方式
JPS59224938A (ja) ネツトワ−クシステム
JPH0944280A (ja) データ処理システムにおけるモジュール交換方法および自己診断方法
JPH10308796A (ja) 装置間ケーブルの誤接続検出回路
JPH06161912A (ja) データバス制御方式
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
JPH06326716A (ja) 通信バス監視装置
JP3859067B2 (ja) 通信装置
JPH1127184A (ja) データ伝送装置
JPS63227234A (ja) バス障害検出・診断回路
JPH11338594A (ja) 接触不良検出回路
JP2001186217A (ja) 系間接続部の断線検出機能を有する多重化制御システム
JPH04150632A (ja) 信号路監視装置
JP2002251294A (ja) 2重化交絡方式及び2重化交絡装置
JPH08163153A (ja) バス型二重化伝送装置
JPH05158843A (ja) 通信インタフェースの障害切り分け方式
JPS62208152A (ja) 冗長化並列伝送装置
JPH02171845A (ja) バス方式
JPH02193239A (ja) インタフェースバス方式
JPH03246652A (ja) 現用―予備インタフェース切替方式
JPS63182761A (ja) バス診断方式