JPS62109441A - デ−タ伝送方式 - Google Patents

デ−タ伝送方式

Info

Publication number
JPS62109441A
JPS62109441A JP25003685A JP25003685A JPS62109441A JP S62109441 A JPS62109441 A JP S62109441A JP 25003685 A JP25003685 A JP 25003685A JP 25003685 A JP25003685 A JP 25003685A JP S62109441 A JPS62109441 A JP S62109441A
Authority
JP
Japan
Prior art keywords
data
circuit
line
receiving
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25003685A
Other languages
English (en)
Inventor
Shigeaki Saito
斎藤 重明
Yoshihiro Naka
中 義弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25003685A priority Critical patent/JPS62109441A/ja
Publication of JPS62109441A publication Critical patent/JPS62109441A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、二つのデータ回線を使用して二重化伝送によ
り信頼性の高いデータ伝送を行うデータ伝送方式に関す
る。
〔概 要〕
本発明は、二つのデータ回線を使用し二重化伝送による
データ伝送方式において、 二つのデータ回線を同時に伝送されたデータが、それぞ
れのデータ回線に接続された受信回路のデータ記憶部に
一時蓄積され、その受信回路でそれぞれデータのエラー
チェックをし、エラーが検出されない受信回路のデータ
記憶部から処理回路にデータを取り込むことにより、 一方のデータ回線に障害が発生しても再送処理を行うこ
となく、信頼性の高いデータ伝送を行うことができるよ
うにしたものである。
〔従来の技術〕
第4図は、二つのデータ回線を使用する従来のデータ伝
送方式を示すブロック構成図である。
対向して配置されるA局およびB局は、二つの双方向の
データ回線1.2により接続される。データ回線1.2
には、それぞれA局側に回線送信回路11.12および
回線受信回路21.22、B局側に回線送信回路13.
14および回線受信回路23.24が挿入される。
A局およびB局は、処理回路31.33、記憶回路41
.43、パラレル・シリアル変換回路71.73、シリ
アル・パラレル変換回路75.77、切替制御回路81
.83およびタイマー回路91.93が、共通バス10
1.103を介して接続される構成である。パラレル・
シリアル変換回路71.73の出力は、それぞれ回線送
信回路11.12、回線送信回路13.14に接続され
る。A局側の回線受信回路21.22、B局側の回線受
信回路23.24の出力は、それぞれ切替回路85.8
7を介してシリアル・パラレル変換回路75.77の人
力に接続される。切替回路85は、切替制御回路81の
制御により回線受信回路21.22の出力のいずれか一
方を選択して、シリアル・パラレル変換回路75に接続
する構成である。切替回路87も同様である。
第5図は、従来のデータ伝送方式を説明するフローチャ
ートである。
以下、B局からA局へのデータ伝送について、従来のデ
ータ伝送方式を説明する。
B局の送信データは、処理装置33からパラレル信号7
3を介して回線送信回路13.14の両方に入力し、デ
ータ回線1.2に同時に送出される。伝送されたデータ
は、それぞれの回線受信回路21.22に受信され、共
に切替回路85に入力される。切替回路85.87はデ
ータ回′fa1側を選択しているとする。ここで、回線
送信回路13と回線受信回路21とを含むデータ回’a
1に障害が発生したときには、A局に受信されるデータ
信号が異常状態となり、A局の処理回路31は正しくデ
ータ処理を行うことができない。
このような場合には、処理回路31は共通バス101を
介して切替制御回路81を制御し、切替回路85をデー
タ回線2側に切り替える。
タイマー回路91は、切り替え時のトランジェントを避
けるためのガード時間を設定する機能を有しており、切
替回路85は所定の時間切り替えが保留される。その間
に不良データの再送要求信号がB局に対して送出される
。B局では、この再送要求信号が受信されたときに、A
局と同様ニ切替on路87をデータ回線2側に切り替え
ると同時に、データの再送処理を行う。
〔発明が解決しようとする問題点〕
ところが、このような従来のデータ伝送方式では、一方
のデータ回線に障害が発生した場合には、その障害が検
出された前後のデータは失われるので、他方のデータ回
線への切り替えに先立ってデータの再送処理を行い、切
り替えられた他方のデータ回線を用いてデータの再送を
行う必要があった。
また、データ回線の障害チェックは、処理回路において
ソフトウェアにより行っているために、処理時間が長く
なるとともにデータ処理ソフトウェアの規模も大きくな
る問題点があった。
さらに、データ回線の障害チェックがデータ伝送に先立
って行われる場合には、一方のデータ回線の障害が発見
され、他方のデータ回線に切り替えるときに、他方のデ
ータ回線は通常は正常であるにもかかわらず、データの
再送に先立ってデータ回線の障害チェックを行う必要が
あり、処理時間が大幅に長くなる問題点があった。
本発明は、このような従来の問題点を解決するもので、
二つのデータ回線を利用した二重化伝送を有効に活用し
、データ伝送処理を迅速に信顛性よく行うことができる
データ伝送方式を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、それぞれデータ伝送処理を行うための処理回
路および記憶回路を含む第一の局装置および第二の局装
置と、二重化したデータ回線と、上記各局装置から上記
二重化したデータ回線にそれぞれデータ信号を送出する
二つの回線送信回路と、上記二重化したデータ回線から
のデータ信号を上記各局装置に接続する二つの回線受信
回路とを備え、上記各局装置は、上記処理回路からのデ
ータ信号を上記二つの回線送信回路に同時に送出する送
信手段と、上記各回線受信回路に受信されたデータ信号
を上記処理回路に出力する受信手段とを含むデータ伝送
方式において、上記送信手段は、送信データをフレーム
構成しフレーム検査シーケンスのための情報を付加する
手段を含み、上記受信手段は、受信データを一時蓄積す
る手段と、上記フレーム検査シーケンスにより受信デー
タのエラーチェックを行う手段とを含み、上記処理回路
は、各受信手段のエラーチェック結果に法づいて、エラ
ーがない方の受信回路の一時蓄積する手段から受信デー
タを取り込む手段を含むことを特徴とする。
〔作 用〕
本発明は、二つのデータ回線を同時に伝送されたデータ
が、それぞれのデータ回線に接続された受信回路のデー
タ記憶部に一時蓄積され、その受信回路でそれぞれデー
タのエラーチェックをし、エラーが検出されない受信回
路のデータ記憶部から処理回路にデータを取り込むこと
により、一方のデータ回線に障害が発生しても再送処理
を行うことなくデータ伝送を行うことができる。
また、送信データをフレーム構成し、フレーム検査ンー
ケンスのための情報を付加して送信することにより、受
信側ではそのフレーム検査シーケンスによりデータ回線
の障害状態をチェックすることができる。
〔実施例〕
以下、本発明の実施例方式を図面に基づいて説明する。
第1図は、本発明の一実施例を示すブロック構成図であ
る。第1図において、対向して配置されるA局およびB
局は、二つの双方向のデータ回線1.2により接続され
る。データ回線l、2には、それぞれA局側に回線送信
回路11.12および回線受信回路21.22、B局側
に回線送信回路13.14および回線受信回路23.2
4が挿入される。
A局は、処理回路31、記tα回路41、送信回路51
、受信回路61.62が、共通バス101を介して接続
される構成である。B局も同様に、処理回路33、記憶
回路43、送信回路53、受信回路63.64が、共通
パス103を介して接続される構成である。送信回路5
1.53の出力は、それぞれ回線送信回路11.12、
回線送信回路13.14に接続される。回線受信回路2
1の出力は受信回路61に接続される。回線受信回路2
2の出力が受信回路62に接続される。回線受信回路2
3の出力が受信回路63に接続される。回線受信回路2
4の出力が受信回路64に接続される。受信回路61.
62および受信回路63.64の割り込み信号201.
202および203.204は、それぞれ処理回路31
.33に取り込まれる。
第2図は、受信回路61の内部構成を示すブロック構成
図で、ある。受信回路62.63.64においても同様
である。
回線受信回路21からの受信データは、データ変換部6
11に入力し、データ変換部611には受信信号検出部
612、受信データのエラーチェックを行うエラーチェ
ック部613および受信データを一時蓄積するデータ記
憶部614が接続される。データ変換部611に信号入
力があった場合には、受信信号検出部612においてそ
れを険出し、割り込み信号201により処理回路31に
通知する。
以下、本発明データ伝送方式の実施例装置の動作につい
て、従来例の説明と同様にB局からA局へのデータ伝送
を例にとり説明する。
送信回路53は、処理回路33からの送信データをフレ
ーム構成し、フレーム検査シーケンスのための情報を付
加して回線送信回路13.14に同時に送出され伝送さ
れる。
回線受信回路21.22を介して受信回路61.62に
入力される受信データは、データ変換部611において
フレーム同期がとられパラレルデータ信号に変換されて
、このデータを一時蓄積するデータ記憶部614および
データ回線の状態監視をフレーム検査シーケンスにより
行うエラーチェック部613に転送される。エラーチェ
ック部613において、エラーが検出されたときには、
データ回線の異常を示すエラーフラグを立てる。
第3図は、受信回路および処理回路の動作を説明するフ
ローチャートである。
データ回線1のデータが受信されたとき、受信回路61
.62から処理回路31への割り込み信号201.20
2が発生し、処理回路31ではいずれかの割り込み信号
を最初に有効にする。ここでは、受信回路61からの割
り込み信号201が先に有効になるとする。処理回路3
1は、先に受信回路61のエラーチェック部613のエ
ラーフラグを調べ、次に受信回路62のエラーチェック
部のエラーフラグを3周べる。
受信回路61にエラーフラグがないとき、すなわちデー
タ回線1にエラーがないときは、データをデータ記憶部
614から取り込む。受信回路61にエラーフラグがあ
るとき、すなわちデータ回線1に異常があるときは受信
回路61のデータを捨てて、受信回路62にエラーフラ
グがない場合にそのデータ記41部のデータを取り込む
。受信回路62にもエラーフラグが立っているときには
、いずれのデータも捨て再送処理を行う。
このように、二つのデータ回線12のいずれか一方に障
害が発生しても、常にデータを失うことなく連続してデ
ータ伝送を行うことができる。
〔発明の効果〕
本発明は、以上説明したように、二つのデータ回線にそ
れぞれ受信回路を設け、一方のデータ回線に障害が発生
しデータ伝送を行うことができなくなった場合でも、他
方の受信回路に一時蓄積されているデータをS売み込む
・ことにより、データを再送することなく正常なデータ
伝送を続けることができる。
また、送信回路および受信回路にフレーム検査シーリ′
ンスによるエラーチェックを施す手段を設けることによ
り、データ伝送のソフトウェアの規模を縮小することが
できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック構成図。 第2図は本発明実施例装置の要部ブロック構成図。 第3図は本発明実施例装置の動作を説明するフローチャ
ート。 第4図は従来例データ伝送方式を示すブロック構成図。 第5図は従来例装置の動作を説明するフローチャー1・
。 11.12、X3.14・・・回線送信回路、21.2
2.23.24・・・回線受信回路、31.33・・・
処理回路、41.43・・・記憶回路、51.53・・
・送信回路、61.62.63.64・・・受信回路、
71.73・・・パラレル・シリアル変換回路、75.
77・・・シリアル・パラレル変換回路、81.83・
・・切替制御回路、85.87・・・切替回路、91.
93・・・タイマー回路、101.103・・・共通パ
ス、201.202.203.204・・・割り込み信
号、611・・・データ変換部、612・・・受信信号
検出部、613・・・エラーチェック部、614・・・
データ記憶部。 特許出願人 日本電気株式会社 。 代理人  弁理士 井 出 直 孝  ゛。 本発明フローチャート 第3図 従来例フローチャート 第5図

Claims (1)

    【特許請求の範囲】
  1. (1)それぞれデータ伝送処理を行うための処理回路お
    よび記憶回路を含む第一の局装置および第二の局装置と
    、 二重化したデータ回線と、 上記各局装置から上記二重化したデータ回線にそれぞれ
    データ信号を送出する二つの回線送信回路と、 上記二重化したデータ回線からのデータ信号を上記各局
    装置に接続する二つの回線受信回路とを備え、 上記各局装置は、 上記処理回路からのデータ信号を上記二つの回線送信回
    路に同時に送出する送信手段と、 上記各回線受信回路に受信されたデータ信号を上記処理
    回路に出力する受信手段と を含む データ伝送方式において、 上記送信手段は、送信データをフレーム構成しフレーム
    検査シーケンスのための情報を付加する手段を含み、 上記受信手段は、受信データを一時蓄積する手段と、上
    記フレーム検査シーケンスにより受信データのエラーチ
    ェックを行う手段とを含み、上記処理回路は、各受信手
    段のエラーチェック結果に基づいて、エラーがない方の
    受信回路の一時蓄積する手段から受信データを取り込む
    手段を含む ことを特徴とするデータ伝送方式。
JP25003685A 1985-11-07 1985-11-07 デ−タ伝送方式 Pending JPS62109441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25003685A JPS62109441A (ja) 1985-11-07 1985-11-07 デ−タ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25003685A JPS62109441A (ja) 1985-11-07 1985-11-07 デ−タ伝送方式

Publications (1)

Publication Number Publication Date
JPS62109441A true JPS62109441A (ja) 1987-05-20

Family

ID=17201873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25003685A Pending JPS62109441A (ja) 1985-11-07 1985-11-07 デ−タ伝送方式

Country Status (1)

Country Link
JP (1) JPS62109441A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481540A (en) * 1987-09-24 1989-03-27 Nec Corp Reception signal switching device
JPH02116234A (ja) * 1988-09-22 1990-04-27 American Teleph & Telegr Co <Att> 障害対応通信信号再生装置とその方法
JP2007013980A (ja) * 2005-06-30 2007-01-18 Internatl Business Mach Corp <Ibm> 冗長3ワイヤ通信システムおよび方法
JP2008017175A (ja) * 2006-07-06 2008-01-24 Ricoh Co Ltd データ処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171840A (ja) * 1984-02-15 1985-09-05 Meidensha Electric Mfg Co Ltd デ−タ伝送システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171840A (ja) * 1984-02-15 1985-09-05 Meidensha Electric Mfg Co Ltd デ−タ伝送システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481540A (en) * 1987-09-24 1989-03-27 Nec Corp Reception signal switching device
JPH02116234A (ja) * 1988-09-22 1990-04-27 American Teleph & Telegr Co <Att> 障害対応通信信号再生装置とその方法
JP2007013980A (ja) * 2005-06-30 2007-01-18 Internatl Business Mach Corp <Ibm> 冗長3ワイヤ通信システムおよび方法
JP2008017175A (ja) * 2006-07-06 2008-01-24 Ricoh Co Ltd データ処理装置

Similar Documents

Publication Publication Date Title
JPS6272248A (ja) デ−タ伝送システムの現用予備切替方法
JPS62109441A (ja) デ−タ伝送方式
JPH04305748A (ja) 高信頼性バス
JPS6010940A (ja) デ−タ伝送装置
JP2826774B2 (ja) データ転送装置
JPS60171840A (ja) デ−タ伝送システム
JP2954027B2 (ja) 時分割多重化中継システム
JPS6239929A (ja) デ−タ伝送装置
JPH11239197A (ja) 通信制御装置及び通信制御方法
JPH02305037A (ja) データ伝送システムの異常検出方式
JP2712284B2 (ja) データ伝送装置の回線切り替え時における誤データ出力防止方式
JP2768449B2 (ja) 光パラレルデータ転送方式
JPS60244131A (ja) フレ−ム同期デ−タ伝送方式のフレ−ム再送方式
JPS61269539A (ja) システム試験方法
JPS61236241A (ja) 情報伝送装置の縮退運用方式
JPS61109336A (ja) 構内多重伝送装置
JPH05176020A (ja) 回線テスト方法
JPS6010939A (ja) デ−タ伝送装置
JPS60246140A (ja) デ−タ伝送システムにおけるエラ−チエツク装置
JPS62293453A (ja) 多重バス方式デ−タ処理装置
JPS63308425A (ja) 伝送回路
JPH07131506A (ja) 多重伝送装置
JPS6225535A (ja) 2重ル−プデ−タリンクシステムのテスト方法
JPS61100035A (ja) デ−タ伝送方式
JPS62208152A (ja) 冗長化並列伝送装置