JPS62293453A - 多重バス方式デ−タ処理装置 - Google Patents

多重バス方式デ−タ処理装置

Info

Publication number
JPS62293453A
JPS62293453A JP13739686A JP13739686A JPS62293453A JP S62293453 A JPS62293453 A JP S62293453A JP 13739686 A JP13739686 A JP 13739686A JP 13739686 A JP13739686 A JP 13739686A JP S62293453 A JPS62293453 A JP S62293453A
Authority
JP
Japan
Prior art keywords
bus
data
error
buses
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13739686A
Other languages
English (en)
Inventor
Hiroaki Sakuyama
作山 弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13739686A priority Critical patent/JPS62293453A/ja
Publication of JPS62293453A publication Critical patent/JPS62293453A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は多重バス方式のデータ処理装置に関する。
〔従来の技術〕
従来、この種のデータ処理装置において、多重バスに接
続されている論理装置の内のある論理装置間でデータ転
送を実行する場合、送信側の論理装置が多重バスの内の
1つを任意に選択してデータを送出し、受信側の論理装
置もこのバスからのデータを受信する方法と、送信側の
論理装置が全てのバスへ同一の送信データを送出し受信
側の論理装置がバスの内の1つを任意に選択してデータ
を受信する方法があった。
〔発明が解決しようとする問題点〕 −と述した従来の
データ転送方法のうち、多重バスの内1つを選択してデ
ータ転送を行なう方法では、データ転送中にエラーが発
生すると送信側の論理装置は再度バスを選択しデータ転
送を行なわねばならず、処理能力が低下するという欠点
があり、またバスの全てに同一のデータを送出してデー
タ転送を行なう方法では、受信側の論理装置が、1つの
バスのデータにエラーが発生しても他のバスのデータに
エラーが発生していなければこのデータが取込めるよう
にするために全てのバスのデータに対するエラー検出回
路を持たなければならず、各論理装置の回路が繁雑にな
るという欠点がある。
〔問題点を解決するための手段〕
本発明の多重バス方式データ処理装置は、同一の動きを
する複数のバスと、それぞれのバスのエラーの有無を検
出し、エラーが発生していないバスのうちいずれか1つ
を選択する選択部と、データを送信する時は全てのバス
へデータを送出し、受信する時は選択部で選択されたバ
スからデータを受信する複数の論理装置を有する。
したがって、データ転送中にエラーが発生して送信側の
論理装置は再度バスを選択してデータ転送を行なう必要
がなく、また論理装置はバスごとのエラー検出回路を設
ける必要がないので回路が簡略にできる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の多重バス方式データ処理装置の一実施
例の構成を示す図である。
本実施例は、同一の働きをする3つのバス21゜22.
23 と、各バス21,22.23のエラーの有無を検
出し、エラーが発生していないバスのうちいずれか1つ
を選択する選択信号をバス選択信号線51へ出力する選
択部10と、データを送信するときは全てのバス21,
22.23へデータを送信し、受信する時はバス選択信
号線51で指定されたバスからデータを受信する論理装
置1,2.3で構成されている。
例えば論理装置tから論理装置3ヘデータ転送を行なう
とき論理装置1は同一の送信データをバス21.ハス2
2.バス23へ送出する0選択部lOは各バス21,2
2.23のエラー検出回路およびエラー発生に伴なうバ
スの選択回路より構成されており、バス21.バス22
.バス23ヘデータが送出されたことを検出すると、た
だちにバス21.バス22.バス23のデータのエラー
発生の有無を検出する。そしてエラーが無ければバス2
1の選択信号をバス選択信号線51を通して論理装置l
、論理装置2.論理装g!i3へ与える。論理装置3は
バス選択信号線51を通してあたえられたバス21の選
択信号によりバス21からデータを受信する0選択部1
0は一度バスを選択したならば、このバス上のデータ転
送でエラーが発生しない限りこのバスの選択信号を出力
し続ける。すなわち前述の例でバス21を一度選択する
クバス22およびバス23のいずれか、もしくは両方の
バス22.23にエラーが発生してもバスの選択信号は
バス21を選択し続けるし、バス21.バス22、バス
23の全てにエラーが発生しなくてもバスの選択信号を
変化させることはない、この状態で論理装置2から論理
装置lヘデータ転送を行なうとすると論理装M2は送信
データをバス21.バス22、ハス23へ同時に送出す
る0選択部lOはバス2I、ハス22.ハス23のエラ
ー発生の有無を検出し、もしバス21にエラーが発生し
たことを検出すると、今までバス選択信号線51を通し
てあたえていたバス21の選択信号の代りにバス22の
選択信号を出力する。論理装置1はバス選択信号線51
を通してあたえられるバス22の選択信号によりバス2
2からのデータを受信する。そしてこれ以後のデータの
受信はバス22を通して行なわれる。
C発明の効果〕 以」二説明したように本発明は、多重バスの内エラーの
発生していないバスを常に選択してデータ転送を行なう
ことにより、エラー発生に伴なう再データ転送を無くす
ることができるので処理部力の低下を防ぐことができ、
また選択部で一括してエラーを検出するので論理装置は
バスごとのエラー検出回路を設ける必要が無く、回路を
簡略にできるという効果がある。
【図面の簡単な説明】
第1図は本発明のデータ処理装置の一実施例の構成図で
ある。 1.2.3・・・・・・論理装置、10・・・・・・選
択部、21.22.23・・・・・・バス、 51・・
・・・・バス選択信号線。

Claims (1)

    【特許請求の範囲】
  1. 同一の動きをする複数のバスと、それぞれのバスのエラ
    ーの有無を検出し、エラーが発生していないバスのうち
    いずれか1つを選択する選択部と、データを送信する時
    は全てのバスへデータを送出し、受信する時は選択部で
    選択されたバスからデータを受信する複数の論理装置を
    有する多重バス方式データ処理装置。
JP13739686A 1986-06-12 1986-06-12 多重バス方式デ−タ処理装置 Pending JPS62293453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13739686A JPS62293453A (ja) 1986-06-12 1986-06-12 多重バス方式デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13739686A JPS62293453A (ja) 1986-06-12 1986-06-12 多重バス方式デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS62293453A true JPS62293453A (ja) 1987-12-21

Family

ID=15197685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13739686A Pending JPS62293453A (ja) 1986-06-12 1986-06-12 多重バス方式デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS62293453A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204055A (ja) * 1989-12-30 1991-09-05 Pfu Ltd 多重化バスシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204055A (ja) * 1989-12-30 1991-09-05 Pfu Ltd 多重化バスシステム

Similar Documents

Publication Publication Date Title
JPS62293453A (ja) 多重バス方式デ−タ処理装置
JP2518517B2 (ja) 通信バス監視装置
JP2826774B2 (ja) データ転送装置
JPS6259435A (ja) デ−タ転送監視装置
JPH07334433A (ja) バス制御装置
JP2768449B2 (ja) 光パラレルデータ転送方式
JPS63168757A (ja) バスエラ−検出方式
JP2549444B2 (ja) データ転送装置
JPS63182761A (ja) バス診断方式
JPH05324545A (ja) バス制御装置
JPH04329461A (ja) 障害処理方式
JPH0281151A (ja) シリアルデータ転送システム
JPS63193254A (ja) 共通入出力バス
JPS60178571A (ja) デ−タ転送方式
JPH0248736A (ja) 情報処理システム
JPH06161911A (ja) データ転送方式
JPH02143633A (ja) データ転送制御方式
JPH01219938A (ja) バス障害検出装置
JPH05250200A (ja) バス交絡回路
JPS6286942A (ja) デ−タ異常検出方法
JPS6041844A (ja) 伝送路取得制御方式
JPS6037050A (ja) 入出力制御装置
JPS58134358A (ja) プロセツサ制御方式
JPS59176951A (ja) 多重cpuシステムにおけるデ−タ送信方法
JPS59132061A (ja) マルチマイクロプロセツサシステム