JPH04329461A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPH04329461A JPH04329461A JP3126588A JP12658891A JPH04329461A JP H04329461 A JPH04329461 A JP H04329461A JP 3126588 A JP3126588 A JP 3126588A JP 12658891 A JP12658891 A JP 12658891A JP H04329461 A JPH04329461 A JP H04329461A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- diagnostic interface
- bus
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 5
- 230000015654 memory Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は互いに独立して動作可能
な2台のプロセッサを有する情報処理装置に於いて、障
害情報を採集する障害処理方式に関する。
な2台のプロセッサを有する情報処理装置に於いて、障
害情報を採集する障害処理方式に関する。
【0002】
【従来の技術】従来、2台の独立して動作可能なプロセ
ッサを有する情報処理装置に於いては、各プロセッサ対
応に自プロセッサの障害情報を採集する採集装置(プロ
セッサ等により構成される)を設け、プロセッサに障害
が発生した場合、対応する採集装置が障害情報を採集す
るようにしている。
ッサを有する情報処理装置に於いては、各プロセッサ対
応に自プロセッサの障害情報を採集する採集装置(プロ
セッサ等により構成される)を設け、プロセッサに障害
が発生した場合、対応する採集装置が障害情報を採集す
るようにしている。
【0003】
【発明が解決しようとする課題】上述したように、従来
は、各プロセッサ対応に採集装置を設けなければならな
かったため、ハードウェア量が多くなるという問題があ
った。
は、各プロセッサ対応に採集装置を設けなければならな
かったため、ハードウェア量が多くなるという問題があ
った。
【0004】本発明の目的は少ないハードウェア量で障
害情報を採集できるようにすることにある。
害情報を採集できるようにすることにある。
【0005】
【課題を解決するための手段】本発明は上記目的を達成
するため、互いに独立して動作可能な2台のプロセッサ
を有する情報処理装置に於いて、前記2台のプロセッサ
を診断インタフェースにより接続し、前記2台のプロセ
ッサは相手プロセッサの障害を検出することにより、前
記診断インタフェースを介して相手プロセッサの障害情
報を採集する。
するため、互いに独立して動作可能な2台のプロセッサ
を有する情報処理装置に於いて、前記2台のプロセッサ
を診断インタフェースにより接続し、前記2台のプロセ
ッサは相手プロセッサの障害を検出することにより、前
記診断インタフェースを介して相手プロセッサの障害情
報を採集する。
【0006】
【作用】2台のプロセッサは診断インタフェースを介し
て接続されている。そして、各プロセッサは相手プロセ
ッサの障害を、例えばデータ送受信が行なえなくなるこ
とにより検出すると、診断インタフェースを介して相手
プロセッサの障害情報を採集する。
て接続されている。そして、各プロセッサは相手プロセ
ッサの障害を、例えばデータ送受信が行なえなくなるこ
とにより検出すると、診断インタフェースを介して相手
プロセッサの障害情報を採集する。
【0007】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【0008】図1は本発明の実施例のブロック図であり
、互いに独立して動作可能な2台のプロセッサ101,
102と、プロセッサ101,102を接続する共通バ
ス100と、プロセッサ101,102に接続されたバ
ス104,105と、バス104,105に接続された
バス切替回路106,109、メモリ107,110、
I/Oアダプタ108,111と、プロセッサ101,
102をバス切替回路106,109及びバス104,
105を介して接続するための診断インタフェース10
3とを備えている。
、互いに独立して動作可能な2台のプロセッサ101,
102と、プロセッサ101,102を接続する共通バ
ス100と、プロセッサ101,102に接続されたバ
ス104,105と、バス104,105に接続された
バス切替回路106,109、メモリ107,110、
I/Oアダプタ108,111と、プロセッサ101,
102をバス切替回路106,109及びバス104,
105を介して接続するための診断インタフェース10
3とを備えている。
【0009】バス切替回路106はバス104と診断イ
ンタフェース103とを接続するか否かを制御し、バス
切替回路109はバス105と診断インタフェース10
3とを接続するか否かを制御する。
ンタフェース103とを接続するか否かを制御し、バス
切替回路109はバス105と診断インタフェース10
3とを接続するか否かを制御する。
【0010】プロセッサ101,102は通常、共通バ
ス100を介してプロセッサ間のデータ送受信を行なう
と共に、相手プロセッサ101,102に接続されるメ
モリ107,110のリード,ライトを行なう。これに
より、情報処理装置の一連の処理に於ける処理の分担及
び同時処理を可能にする。
ス100を介してプロセッサ間のデータ送受信を行なう
と共に、相手プロセッサ101,102に接続されるメ
モリ107,110のリード,ライトを行なう。これに
より、情報処理装置の一連の処理に於ける処理の分担及
び同時処理を可能にする。
【0011】通常は上述した動作が行なわれるが、例え
ば、プロセッサ101が動作できなくなる障害(プロセ
ッサ101の障害,メモリ107の障害)が発生すると
、以下の処理が行なわれる。
ば、プロセッサ101が動作できなくなる障害(プロセ
ッサ101の障害,メモリ107の障害)が発生すると
、以下の処理が行なわれる。
【0012】プロセッサ101が動作できなくなる障害
が発生すると、プロセッサ102によってそれが検出さ
れる。尚、プロセッサ102はプロセッサ101が動作
できなくなる障害の発生を、例えば、共通バス100を
介したデータ送受信が実施できなくなることにより検出
するものである。
が発生すると、プロセッサ102によってそれが検出さ
れる。尚、プロセッサ102はプロセッサ101が動作
できなくなる障害の発生を、例えば、共通バス100を
介したデータ送受信が実施できなくなることにより検出
するものである。
【0013】プロセッサ102はプロセッサ101が動
作できなくなる障害の発生を検出すると、先ず、バス切
替回路109にバス切替要求を出力する。
作できなくなる障害の発生を検出すると、先ず、バス切
替回路109にバス切替要求を出力する。
【0014】バス切替回路109はプロセッサ102か
らバス切替要求が加えられることにより、バス105と
診断インタフェース103とを接続し、更に、診断イン
タフェース103を介してバス切替回路106にバス切
替要求を出力する。バス切替回路109からのバス切替
要求を受けると、バス切替回路106はバス104と診
断インタフェース103とを接続する。これにより、プ
ロセッサ101とプロセッサ102とが診断インタフェ
ース103を介して接続される。
らバス切替要求が加えられることにより、バス105と
診断インタフェース103とを接続し、更に、診断イン
タフェース103を介してバス切替回路106にバス切
替要求を出力する。バス切替回路109からのバス切替
要求を受けると、バス切替回路106はバス104と診
断インタフェース103とを接続する。これにより、プ
ロセッサ101とプロセッサ102とが診断インタフェ
ース103を介して接続される。
【0015】その後、プロセッサ102はバス105,
診断インタフェース103,バス104を介してプロセ
ッサ101の障害情報(プログラムカウンタ等のレジス
タの値等)及びメモリ107の必要個所の内容を採集し
、バス105に接続されるI/Oアダプタ111を介し
て外部に採集した情報を出力する。
診断インタフェース103,バス104を介してプロセ
ッサ101の障害情報(プログラムカウンタ等のレジス
タの値等)及びメモリ107の必要個所の内容を採集し
、バス105に接続されるI/Oアダプタ111を介し
て外部に採集した情報を出力する。
【0016】プロセッサ102は採集した情報を外部に
出力すると、バス切替回路109に復帰要求を出力する
。
出力すると、バス切替回路109に復帰要求を出力する
。
【0017】この復帰要求を受けると、バス切替回路1
09はバス105と診断インタフェース103とを切り
離すと共に、診断インタフェース103を介してバス切
替回路106に復帰要求を出力する。バス切替回路10
6ではバス切替回路109からの復帰要求に応答してバ
ス104と診断インタフェース103とを切り離す。
09はバス105と診断インタフェース103とを切り
離すと共に、診断インタフェース103を介してバス切
替回路106に復帰要求を出力する。バス切替回路10
6ではバス切替回路109からの復帰要求に応答してバ
ス104と診断インタフェース103とを切り離す。
【0018】また、必要な障害情報を採集した後、診断
インタフェース103を介してプロセッサ101のレジ
スタ値を変更し、プロセッサ101に再試行処理及び回
復処理を実施させることも可能である。
インタフェース103を介してプロセッサ101のレジ
スタ値を変更し、プロセッサ101に再試行処理及び回
復処理を実施させることも可能である。
【0019】また、プロセッサ102が動作できなくな
る障害が発生した場合も、プロセッサ101によって同
様の処理が行なわれ、プロセッサ102の障害情報及び
メモリ110の内容が採集され、I/Oアダプタ108
を介して外部に出力される。
る障害が発生した場合も、プロセッサ101によって同
様の処理が行なわれ、プロセッサ102の障害情報及び
メモリ110の内容が採集され、I/Oアダプタ108
を介して外部に出力される。
【0020】
【発明の効果】以上説明したように、本発明は、診断イ
ンタフェースを介して2台のプロセッサを接続し、一方
のプロセッサに障害が発生した場合、他方のプロセッサ
が診断インタフェースを介して相手プロセッサの障害情
報を採集するものであるので、従来例に比較してハード
ウェア量を少なくすることができる効果がある。
ンタフェースを介して2台のプロセッサを接続し、一方
のプロセッサに障害が発生した場合、他方のプロセッサ
が診断インタフェースを介して相手プロセッサの障害情
報を採集するものであるので、従来例に比較してハード
ウェア量を少なくすることができる効果がある。
【図1】本発明の実施例のブロック図である。
100…共通バス
101,102…プロセッサ
103…診断インタフェース
104,105…バス
106,109…バス切替回路
107,110…メモリ
108,111…I/Oアダプタ
Claims (3)
- 【請求項1】 互いに独立して動作可能な2台のプロ
セッサを有する情報処理装置に於いて、前記2台のプロ
セッサを診断インタフェースにより接続し、前記2台の
プロセッサは相手プロセッサの障害を検出することによ
り、前記診断インタフェースを介して相手プロセッサの
障害情報を採集することを特徴とする障害処理方式。 - 【請求項2】 前記プロセッサは相手プロセッサとの
データの送受信が行なえなくなることにより、相手プロ
セッサの障害を検出することを特徴とする請求項1記載
の障害処理方式。 - 【請求項3】 前記採集する障害情報はレジスタの値
を含むことを特徴とする請求項1または2記載の障害処
理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3126588A JPH04329461A (ja) | 1991-04-30 | 1991-04-30 | 障害処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3126588A JPH04329461A (ja) | 1991-04-30 | 1991-04-30 | 障害処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04329461A true JPH04329461A (ja) | 1992-11-18 |
Family
ID=14938897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3126588A Pending JPH04329461A (ja) | 1991-04-30 | 1991-04-30 | 障害処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04329461A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
-
1991
- 1991-04-30 JP JP3126588A patent/JPH04329461A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2996440B2 (ja) | データ処理システムの診断方式 | |
EP0780774B1 (en) | Logical address bus architecture for multiple processor systems | |
JPH04329461A (ja) | 障害処理方式 | |
JPH043282A (ja) | Icカード | |
JP2518517B2 (ja) | 通信バス監視装置 | |
JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
JPH07104795B2 (ja) | エラ−検出方式 | |
JPS62293453A (ja) | 多重バス方式デ−タ処理装置 | |
JP2998439B2 (ja) | 回線制御装置 | |
JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
JPS6048787B2 (ja) | 情報処理装置 | |
JPS63168757A (ja) | バスエラ−検出方式 | |
JP3277526B2 (ja) | バスアダプタ監視システム | |
JPH0588998A (ja) | バス診断方式 | |
JPS61134846A (ja) | 電子計算機システム | |
JPS6195455A (ja) | 情報処理装置の応答エラ−検出方式 | |
JPH0281151A (ja) | シリアルデータ転送システム | |
JPH033043A (ja) | 半導体装置 | |
JPS6148247A (ja) | デ−タ転送方式の異常検出方式 | |
JPH0241540A (ja) | インタフェース診断方式 | |
JPS6217264B2 (ja) | ||
JPH03126149A (ja) | バスシステム診断方式 | |
JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
JPH0553977A (ja) | 情報処理システム |