JPS6195455A - 情報処理装置の応答エラ−検出方式 - Google Patents
情報処理装置の応答エラ−検出方式Info
- Publication number
- JPS6195455A JPS6195455A JP21638284A JP21638284A JPS6195455A JP S6195455 A JPS6195455 A JP S6195455A JP 21638284 A JP21638284 A JP 21638284A JP 21638284 A JP21638284 A JP 21638284A JP S6195455 A JPS6195455 A JP S6195455A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error detection
- response
- response signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、情報処理装置の応答エラー検出方式に関し
、４１１：、中央処理装置と各種周辺機器とがバスで結
合されている情報処理装置において。
、４１１：、中央処理装置と各種周辺機器とがバスで結
合されている情報処理装置において。
前記バスによる情報交換を行い、バスの情報交換の時間
を側脚する応答信号を使用するようにされた情報処理装
置の応答エラー検出方式に関するものである、 〔従来の技術〕 従来のこの種のエラー検出方式としては、第２図に示さ
れる構成のものがある。この第２図において、（１）は
情報処理装置に含まれる中央処理装置。
を側脚する応答信号を使用するようにされた情報処理装
置の応答エラー検出方式に関するものである、 〔従来の技術〕 従来のこの種のエラー検出方式としては、第２図に示さ
れる構成のものがある。この第２図において、（１）は
情報処理装置に含まれる中央処理装置。
（コ）は中央処理装置（１）に対する応答信号線、（３
）は各種の周辺機器に含まれる所定回路部からの応答信
号線、 （ＩＩ）は応答信号線（、？）上の信号からエ
ラーを検出するためのエラー検出回路、（Ｓ）はエラー
発生時にエラー検出回路（４’）より出される信号を伝
送する応答信号線、（６）はエラー発生時にエラー検出
回路勤 （り）から中央処理装置（／ｌ ＶＣ対して信号を伝送
するためのエラー検出信号線である。
）は各種の周辺機器に含まれる所定回路部からの応答信
号線、 （ＩＩ）は応答信号線（、？）上の信号からエ
ラーを検出するためのエラー検出回路、（Ｓ）はエラー
発生時にエラー検出回路（４’）より出される信号を伝
送する応答信号線、（６）はエラー発生時にエラー検出
回路勤 （り）から中央処理装置（／ｌ ＶＣ対して信号を伝送
するためのエラー検出信号線である。
次に、このような従来のエラー検出方式の動作について
説明する。いま、中央処理装置（１）がある所望の回路
に対して使用要求を発したものとすると、これに対する
応答信号が、応答信号線（３）念よび（コ）を介して前
記中央処理装置（１））Ｃ返される。そして、中央処理
装置（１）は、この応答信号を検出し。
説明する。いま、中央処理装置（１）がある所望の回路
に対して使用要求を発したものとすると、これに対する
応答信号が、応答信号線（３）念よび（コ）を介して前
記中央処理装置（１））Ｃ返される。そして、中央処理
装置（１）は、この応答信号を検出し。
てから１次に続く所定の動作に移行するが、前記応答信
号が検出されないときには、前記中央処理装置Ｔ／）は
ある規定の状態に留まり、前記応答信号を待機すること
になる。ところで、中央処理装置（１）から使用要求が
発せられている回路が接続状態とないときには、応答信
号が返されないために。
号が検出されないときには、前記中央処理装置Ｔ／）は
ある規定の状態に留まり、前記応答信号を待機すること
になる。ところで、中央処理装置（１）から使用要求が
発せられている回路が接続状態とないときには、応答信
号が返されないために。
前記中央処理装置（１）の待機状態は何時までも続くこ
とＫなる。このため、従来は、中央処理装置（１）より
使用要求が発せられてからの時間をエラー検出回路（４
’ｌで計測し、ある所定の時間にわたって所望の応答信
号が返されないときには、応答信号線（ｊ）および（コ
）を介し【代替の応答信号をエラー検出回路（４’ｌか
ら中央処理装置ＩＩ）に対して供給し、前記中央処理装
置（／ｌの待機状態を解除すると共に、エラーが発生し
たことを中央処理装置（１）に通知する。
とＫなる。このため、従来は、中央処理装置（１）より
使用要求が発せられてからの時間をエラー検出回路（４
’ｌで計測し、ある所定の時間にわたって所望の応答信
号が返されないときには、応答信号線（ｊ）および（コ
）を介し【代替の応答信号をエラー検出回路（４’ｌか
ら中央処理装置ＩＩ）に対して供給し、前記中央処理装
置（／ｌの待機状態を解除すると共に、エラーが発生し
たことを中央処理装置（１）に通知する。
従来のこの種のエラー検出方式は上記のような構成・動
作のものであり、エラーの検出に至るまでの時間が長く
、この間は中央処理装置は動作することができないとい
う問題点があった。
作のものであり、エラーの検出に至るまでの時間が長く
、この間は中央処理装置は動作することができないとい
う問題点があった。
この発明はこの問題点を解決するためになされたもので
あって、所定の記憶回路を設け、情報処理装置における
各種回路の接続状態を記憶させておくことにより、エラ
ー検出が短時間で行われる情報処理装置の応答エラー検
出方式を提供することを目的とするものである。
あって、所定の記憶回路を設け、情報処理装置における
各種回路の接続状態を記憶させておくことにより、エラ
ー検出が短時間で行われる情報処理装置の応答エラー検
出方式を提供することを目的とするものである。
この発明による情報処理装置の応答エラー検出方式は、
前記情報処理装置に含まれている各種回路間の接続状態
に関する情報を記憶させるため“の記憶回路を備えてな
るものである。
前記情報処理装置に含まれている各種回路間の接続状態
に関する情報を記憶させるため“の記憶回路を備えてな
るものである。
この発明によれば、情報処理装置内の中央処理装置から
所望の回路の使用要求が発せられたとき。
所望の回路の使用要求が発せられたとき。
当該回路の接続状態に関する情報を記憶回路から読み出
し、その内容に依存して即座に前記使用要求に対する応
答のエラーを検出することができる。
し、その内容に依存して即座に前記使用要求に対する応
答のエラーを検出することができる。
第１図は、この発明の実施例である情報処理装置の応答
エラー検出方式の構成を示すブロック図である。この第
１図において、（７）は時間計測を含まないエラー検出
回路、（ｔ）は情報処理装置内の各種回路の接続状態を
記録するための記憶回路、（テ）は中央処理装置（／ｌ
と記憶回路（ｆｆ）とを結ぶ制御信号線、（１０）の記
憶回路（ｆｆ）から出力される信号の中のエラー検出用
の信号線、 （／／）は記憶回路（ｆｆ＞から応答信号
線（コ）を経由して中央処理装置（１）に至る応答信号
線である。なお、この第１図において。
エラー検出方式の構成を示すブロック図である。この第
１図において、（７）は時間計測を含まないエラー検出
回路、（ｔ）は情報処理装置内の各種回路の接続状態を
記録するための記憶回路、（テ）は中央処理装置（／ｌ
と記憶回路（ｆｆ）とを結ぶ制御信号線、（１０）の記
憶回路（ｆｆ）から出力される信号の中のエラー検出用
の信号線、 （／／）は記憶回路（ｆｆ＞から応答信号
線（コ）を経由して中央処理装置（１）に至る応答信号
線である。なお、この第１図において。
第２図と同一符号のものは同一または相当部分を示すも
のである。
のである。
次に、この実施例方式の動作について説明する。
中央処理装置（１）が情報処理装置内の所望の回路に使
用要求を出力したときに、当該回路が接続されていれば
、従来方式と同様に、所定の応答信号が応答信号ｔ＠
（３）および（，２）を経由して中央処理装置（１）に
伝えられる。
用要求を出力したときに、当該回路が接続されていれば
、従来方式と同様に、所定の応答信号が応答信号ｔ＠
（３）および（，２）を経由して中央処理装置（１）に
伝えられる。
一方、記憶回路（７）には、中央処理装置（１）から制
御線（？）を経由して情報処理装置内の各種回路のアド
レスが入力されており、中央処理装置（１）からの所望
の回路への使用要求の発行と同時に、当該回路の接続状
態に関する情報が記憶回路（ｆｌから読み出される。
御線（？）を経由して情報処理装置内の各種回路のアド
レスが入力されており、中央処理装置（１）からの所望
の回路への使用要求の発行と同時に、当該回路の接続状
態に関する情報が記憶回路（ｆｌから読み出される。
こりようにして読み出された情報は、応答信号線（／／
）およびエラー検出信号線（／（７）の双方に伝えられ
、前記所望の回路が接続されていないときには、応答信
号線（２）に所定の応答信号が伝えられると同時にエラ
ー検出回路（７）が起動されて、中央処理装置（１）に
対し、エラー検出信号線（６）を経由してエラー検出信
号が伝えられる。
）およびエラー検出信号線（／（７）の双方に伝えられ
、前記所望の回路が接続されていないときには、応答信
号線（２）に所定の応答信号が伝えられると同時にエラ
ー検出回路（７）が起動されて、中央処理装置（１）に
対し、エラー検出信号線（６）を経由してエラー検出信
号が伝えられる。
なお、記憶回路（ｔ）内の各種の情報は、あらかじめ中
央処理装置（／］により制御線（テ）を介して書き込ま
れであるものである。
央処理装置（／］により制御線（テ）を介して書き込ま
れであるものである。
また、上記実施例では、応答信号線（３）に設けである
が、記憶回路（ｆｌかも出力される情報に基づいて所定
の応答信号を生成させることにより前記応答信号線（，
７）を不要にすることもできる。
が、記憶回路（ｆｌかも出力される情報に基づいて所定
の応答信号を生成させることにより前記応答信号線（，
７）を不要にすることもできる。
更に、情報処理装置内の各種回路面の接続関係が固定さ
れている場合には、記憶回路（ｆ）を読み出し専用記憶
回路とすることにより、書き込み回路を省略することが
できる。
れている場合には、記憶回路（ｆ）を読み出し専用記憶
回路とすることにより、書き込み回路を省略することが
できる。
上記されたように、この発明によれば、情報処理装置内
に各種回路間の接続状態を記憶する記憶回路を備えた応
答エラー検出方式の構成にされているので、応答のエラ
ー検出が高速化され、情報処理装置の稼働効率が向上す
る効果がある。
に各種回路間の接続状態を記憶する記憶回路を備えた応
答エラー検出方式の構成にされているので、応答のエラ
ー検出が高速化され、情報処理装置の稼働効率が向上す
る効果がある。
第１図は、この発明の実施例である情報処理装置の応答
エラー検出方式の構成を示すブロック図。 第２図は、この種の従来方式の構成を示すブロン゛り図
である。 （１）・・中央処理装置−（４’） 、 （７１・・エ
ラー検出回路、（ざ）・・記憶回路、（コｌ 、 （，
７１、（５１、（ｉ ｔ ）・・応答信号機、（Ａ１．
（／（７）・・エラー検出信号線、（９）・―制御信号
線。 なお、各図中、同一符号は同−又は相当部分を示す。 馬２図
エラー検出方式の構成を示すブロック図。 第２図は、この種の従来方式の構成を示すブロン゛り図
である。 （１）・・中央処理装置−（４’） 、 （７１・・エ
ラー検出回路、（ざ）・・記憶回路、（コｌ 、 （，
７１、（５１、（ｉ ｔ ）・・応答信号機、（Ａ１．
（／（７）・・エラー検出信号線、（９）・―制御信号
線。 なお、各図中、同一符号は同−又は相当部分を示す。 馬２図
Claims (1)
- 情報処理装置の応答エラー検出方式において、前記情報
処理装置内の各種回路間の接続状態に関する情報が記憶
されている記憶回路を備え、前記情報処理装置内の中央
処理装置から所望の回路への使用要求に対する応答信号
のエラーを前記記憶回路内の前記所定の情報に基づいて
検出することを特徴とする情報処理装置の応答エラー検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21638284A JPS6195455A (ja) | 1984-10-17 | 1984-10-17 | 情報処理装置の応答エラ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21638284A JPS6195455A (ja) | 1984-10-17 | 1984-10-17 | 情報処理装置の応答エラ−検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195455A true JPS6195455A (ja) | 1986-05-14 |
Family
ID=16687688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21638284A Pending JPS6195455A (ja) | 1984-10-17 | 1984-10-17 | 情報処理装置の応答エラ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432344A (en) * | 1987-07-28 | 1989-02-02 | Fujitsu Ltd | Missaccess processing method |
-
1984
- 1984-10-17 JP JP21638284A patent/JPS6195455A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432344A (en) * | 1987-07-28 | 1989-02-02 | Fujitsu Ltd | Missaccess processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2001024007A3 (en) | Method and apparatus for processing errors in a computer system | |
| JPS6195455A (ja) | 情報処理装置の応答エラ−検出方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS61217858A (ja) | デ−タ伝送装置 | |
| JP2570995B2 (ja) | ディスク制御装置 | |
| JPS633351B2 (ja) | ||
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JP2830491B2 (ja) | バスパリティエラー発生位置検出方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JPH04329461A (ja) | 障害処理方式 | |
| JPH03121545A (ja) | Ｉｃメモリカード | |
| JPS63273957A (ja) | 高速デ−タ転送装置 | |
| JPH01173245A (ja) | 無応答検出回路 | |
| JPS61117651A (ja) | インタ−フエイス装置 | |
| JPH03210851A (ja) | プロセッサ間通信装置 | |
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH03202943A (ja) | 記憶装置の誤り検出方式 | |
| JPH0715666B2 (ja) | 仮想メモリシステム | |
| JPH04127259A (ja) | 共用ｒａｍにおける重複書き込み禁止回路 | |
| JPH0398140A (ja) | パラレルバスシステム | |
| JPH01261768A (ja) | データ通信方式 | |
| JPH0459820B2 (ja) | ||
| JPH04155552A (ja) | キャッシュメモリ障害判定方式 | |
| JPS58192123A (ja) | 入出力デ−タ転送制御装置 |