JPS59116998A - 主記憶装置の障害検知方式 - Google Patents
主記憶装置の障害検知方式Info
- Publication number
- JPS59116998A JPS59116998A JP57223723A JP22372382A JPS59116998A JP S59116998 A JPS59116998 A JP S59116998A JP 57223723 A JP57223723 A JP 57223723A JP 22372382 A JP22372382 A JP 22372382A JP S59116998 A JPS59116998 A JP S59116998A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- address data
- cause
- trouble
- holding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イエラーがある場合主記憶装置は、正常受付信号（Ａ８
Ｗ ）を返送しない。
Ｗ ）を返送しない。
プロセッサ側は前記ＡＳＷを監視し、ある任意の時間に
返送されない場合、異常と判断しプロセッサの割り込み
ンースフリツプフロツプをセットする。したがって異常
が発生したことは！Ｊ断できるがその要因ケ探索するこ
とは容やでない、すなわち前記異常状態はアドレスデー
タのパリティエラーの場合あるいは未実装アドレスエリ
アへのアクセス、あるいは起動信号の消滅等積々ある。
返送されない場合、異常と判断しプロセッサの割り込み
ンースフリツプフロツプをセットする。したがって異常
が発生したことは！Ｊ断できるがその要因ケ探索するこ
とは容やでない、すなわち前記異常状態はアドレスデー
タのパリティエラーの場合あるいは未実装アドレスエリ
アへのアクセス、あるいは起動信号の消滅等積々ある。
これらの要因の１つを簡単に探くし、障害を容易に探索
できる主記憶装置ケ提及び保持回路馨有し、更にプロセ
ッサ側からの指令により障害要因情報を読み出すことが
でき体的実施例により説明する。
できる主記憶装置ケ提及び保持回路馨有し、更にプロセ
ッサ側からの指令により障害要因情報を読み出すことが
でき体的実施例により説明する。
通常動作ヶ説明する。プロセッサ１００よりアドレスデ
ータバス２００ Ｙ経由してアドレスデータを主記憶装
置に送出ｊろこのとき起動信号線２０１に信号ン送出す
る。ゲート３００はアドレスデータバス２００の情＠を
保持回路３０１に保持す ′る、このアドレスデータは
パリティチェック回路６０２によりパリティチェックが
実行される。
ータバス２００ Ｙ経由してアドレスデータを主記憶装
置に送出ｊろこのとき起動信号線２０１に信号ン送出す
る。ゲート３００はアドレスデータバス２００の情＠を
保持回路３０１に保持す ′る、このアドレスデータは
パリティチェック回路６０２によりパリティチェックが
実行される。
チェック結果Ｇｏ ｏｄであればグー） ３０５，５０
６は活性化されずゲート６１５が活性化され、アクセス
受付信号（ＡＳＷ）を制御線２０７を介してプロセッサ
に返送する。その後アドレスデータはバス２０６ヲ介し
てメモリモジュール１ｏ１に転送され、第１図には示し
ていないがメモリアクセス動作ケ実行する。
６は活性化されずゲート６１５が活性化され、アクセス
受付信号（ＡＳＷ）を制御線２０７を介してプロセッサ
に返送する。その後アドレスデータはバス２０６ヲ介し
てメモリモジュール１ｏ１に転送され、第１図には示し
ていないがメモリアクセス動作ケ実行する。
今、アドレスデータにパリティエラーが発生した場合ア
ドレスデータパリティチェック回路３０２により検出さ
れゲート３０５が活性化されゲ−）３１５が不活性とな
り、アクセス受付信号は制御線２０７には生起しない。
ドレスデータパリティチェック回路３０２により検出さ
れゲート３０５が活性化されゲ−）３１５が不活性とな
り、アクセス受付信号は制御線２０７には生起しない。
一方グー） ３０５の活性化により保持回路３０７がセ
ットされる。すなわちパリティエラー発生時アクセス受
付信号は返送されないことになる。通常は保持回路３０
７の出力によりメモリアクセスを中断する制御が行われ
る。又アドレスデータはゲート６１２により保持回路３
１３がセットされる。次に障害要因を明確化するためプ
ロセッサ側より制御線２０２に信号を生起せしめると障
害要因保持回路５０７．３０８の内容がゲート３０９．
３１０を活性化し、情報後２０３，２０５に転送すると
共にアドレスデータ保持回路３１５の内容がゲート３１
４の活性化に伴いデータ線２０４にアドレスデータづエ
ラ一時のアドレスデータを返送する。このアドレスデー
タの返送は一般に書込みデータの読み出しデータバス線
と共用することは言うまでもなく一時のアドレスに関係
する障害を各要因毎に検知、保持可能となり、障害探索
の効率向上に効果がある。従来はプロセッサ側への応答
信号が返送されないためプロセッサからのアクセスが異
常であることは判明するがアドレスデータのパリティエ
ラーなのか未実装アドレス指定のためかそれ以外かの切
り分けが容易となる。又障害時のアドレスデータン返送
可能とすることにより更に障害ケ所の詳細指摘が可能と
なり、障害探索が容易化される。
ットされる。すなわちパリティエラー発生時アクセス受
付信号は返送されないことになる。通常は保持回路３０
７の出力によりメモリアクセスを中断する制御が行われ
る。又アドレスデータはゲート６１２により保持回路３
１３がセットされる。次に障害要因を明確化するためプ
ロセッサ側より制御線２０２に信号を生起せしめると障
害要因保持回路５０７．３０８の内容がゲート３０９．
３１０を活性化し、情報後２０３，２０５に転送すると
共にアドレスデータ保持回路３１５の内容がゲート３１
４の活性化に伴いデータ線２０４にアドレスデータづエ
ラ一時のアドレスデータを返送する。このアドレスデー
タの返送は一般に書込みデータの読み出しデータバス線
と共用することは言うまでもなく一時のアドレスに関係
する障害を各要因毎に検知、保持可能となり、障害探索
の効率向上に効果がある。従来はプロセッサ側への応答
信号が返送されないためプロセッサからのアクセスが異
常であることは判明するがアドレスデータのパリティエ
ラーなのか未実装アドレス指定のためかそれ以外かの切
り分けが容易となる。又障害時のアドレスデータン返送
可能とすることにより更に障害ケ所の詳細指摘が可能と
なり、障害探索が容易化される。
図は本発明の一実施例のブロック図である。
１ＤＤ：プロ七ツサー
２００．２０４，２０６ ：データバス２０１．２０２
，２０７ ：制御線 ２０３．２０５ ：データ線 ５００．３０５，３０６，５０９，３１０，３１２，３
１４ ：アンドゲート群 ３０１．３０７，３０８．ろ１３：保持回路（フリップ
フロップ） １０１：メモリモジュール ３０２：パリティチェック回路 ３０３：アクセス受付返送回路（ＡＳＷ発生回路）３０
４：アク七ス受付返送禁止回路 ３１１ニオアゲート 代理人弁理士 薄 １）８ 腎１、
，２０７ ：制御線 ２０３．２０５ ：データ線 ５００．３０５，３０６，５０９，３１０，３１２，３
１４ ：アンドゲート群 ３０１．３０７，３０８．ろ１３：保持回路（フリップ
フロップ） １０１：メモリモジュール ３０２：パリティチェック回路 ３０３：アクセス受付返送回路（ＡＳＷ発生回路）３０
４：アク七ス受付返送禁止回路 ３１１ニオアゲート 代理人弁理士 薄 １）８ 腎１、
Claims (1)
- １、 情報処理装置に使用される吃記憶装置に於いて障
害の状態を検知する手段と障害要因別及び障害内容を保
持する回路ケ有し、プロセッサ側からの指令により障害
状態及び内容ヶ読み出すことができることを特徴とする
主記憶装置の障害検知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223723A JPS59116998A (ja) | 1982-12-22 | 1982-12-22 | 主記憶装置の障害検知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57223723A JPS59116998A (ja) | 1982-12-22 | 1982-12-22 | 主記憶装置の障害検知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59116998A true JPS59116998A (ja) | 1984-07-06 |
Family
ID=16802666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57223723A Pending JPS59116998A (ja) | 1982-12-22 | 1982-12-22 | 主記憶装置の障害検知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206856A (ja) * | 1989-01-27 | 1990-08-16 | Digital Equip Corp <Dec> | アドレス転送エラーの検出方法及び装置 |
-
1982
- 1982-12-22 JP JP57223723A patent/JPS59116998A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206856A (ja) * | 1989-01-27 | 1990-08-16 | Digital Equip Corp <Dec> | アドレス転送エラーの検出方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59116998A (ja) | 主記憶装置の障害検知方式 | |
| JP3239935B2 (ja) | 密結合マルチプロセッサシステムの制御方法、密結合マルチプロセッサシステム及びその記録媒体 | |
| JP2830491B2 (ja) | バスパリティエラー発生位置検出方式 | |
| JPH0670775B2 (ja) | エラ−検出・訂正システム | |
| JPH09293020A (ja) | インターフェース回路 | |
| JPH0612270A (ja) | テスト回路 | |
| JPH06110721A (ja) | メモリ制御装置 | |
| JPH05108493A (ja) | メモリ制御方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPH0683720A (ja) | データバックアップ式コンピュータシステム | |
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH06119200A (ja) | メモリ装置およびそのテスト方式 | |
| JPH0594325A (ja) | 監視制御装置 | |
| JPH0635736A (ja) | 二重化処理装置 | |
| JPS6385832A (ja) | パリテイチエツク方式 | |
| JPH0192857A (ja) | 記憶装置 | |
| JPH02297650A (ja) | 受信装置 | |
| JPS61285558A (ja) | デ−タ処理装置 | |
| JPH01161560A (ja) | Ｉ／ｏ機器制御装置 | |
| JPH025161A (ja) | 二重化装置構成方式 | |
| JPH05204775A (ja) | ローカルメモリ診断装置 | |
| JPS5936845A (ja) | 通信制御装置 |