JPH05204775A - ローカルメモリ診断装置 - Google Patents

ローカルメモリ診断装置

Info

Publication number
JPH05204775A
JPH05204775A JP3339771A JP33977191A JPH05204775A JP H05204775 A JPH05204775 A JP H05204775A JP 3339771 A JP3339771 A JP 3339771A JP 33977191 A JP33977191 A JP 33977191A JP H05204775 A JPH05204775 A JP H05204775A
Authority
JP
Japan
Prior art keywords
local
local memory
data
memory
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3339771A
Other languages
English (en)
Inventor
Takayuki Matsumoto
隆行 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP3339771A priority Critical patent/JPH05204775A/ja
Publication of JPH05204775A publication Critical patent/JPH05204775A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 メインメモリと中央処理装置とを使用するこ
となくローカルメモリのDMA転送を診断することがで
きるローカルメモリ診断装置を得ること。 【構成】 メインメモリとDMAデータ転送を行うロー
カルメモリ1と、ローカルメモリ1がどのアドレスから
転送するかを設定するアドレスカウンタ4と、ローカル
メモリ1何バイトのデータを転送するかを設定するため
のレングスカウンタ5と、ローカルメモリ1へのアクセ
ス開始および終了を指令し転送終了時にはローカルプロ
セッサ2へ割り込み信号を出力しローカルメモリ1診断
モード時にはバス9へ出力する信号にガードをかけてバ
ス9からの応答を懐疑的に生成しさらにローカルメモリ
1やメインメモリへアクセスするときのデータ転送長を
決定するDMA制御回路6と、昇順データが書き込まれ
るデータカウンタ3とから構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ローカルメモリ診断装
置に係り、とくにDMAデータ転送におけるローカルメ
モリ診断装置に関する。
【0002】
【従来の技術】プロセッサを介さずにメモリ間で直接デ
ータのやり取りを行うDMA(Direct Memo
ry Access)転送は、データ転送の高速化にと
って必要不可欠な方式である。
【0003】ローカルプロセッサとローカルメモリを持
ち、メインメモリとローカルメモリ間をDMA転送によ
るデータ転送を行う情報処理装置において、定期的にメ
インメモリとローカルメモリ間のDMA転送が正しく行
われているかどうかの診断が必要とされている。
【0004】図3に従来例を示す。この図3の従来例
は、バス9と、このバス9を介してお互いに連結されて
いるローカルメモリ1と、メインメモリ25と、中央処
理装置24とを備えている。
【0005】メインメモリ25上にワークエリアをロー
カルメモリの持つメモリ空間分確保し、図3の(イ)に
示されるようにメインメモリ25上のワークエリアに中
央処理装置24がデータを書き込み、次に図3の(ロ)
に示されるようにローカルメモリ1にワークエリアに書
き込んだ同じデータを中央処理装置24が書き込み、最
後に図3の(ハ)に示されるように中央処理装置24
が、ローカルメモリ1とメインメモリ25のワークエリ
アからそれぞれデータを読み出し、それらを比較し、一
致するかどうかということでローカルメモリ1の診断を
行っていた。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、メインメモリとローカルメモリ間にお
けるDMAによるデータ転送の診断を行うためには、メ
インメモリ上にワークエリアを確保する必要があり、し
かも中央処理装置がローカルメモリとメインメモリ上の
ワークエリアをそれぞれアクセスして書き込みを行い、
その後両方からデータを読み出して比較し、それらのデ
ータの一致を確認しなければならないために、メインメ
モリの使用効率が悪くしかも中央処理装置の負荷が大き
いという不都合があった。
【0007】
【発明の目的】本発明の目的は、かかる従来例の有する
不都合を改善し、とくにローカルメモリとローカルプロ
セッサを持ち、メインメモリとローカルメモリ間をDM
Aによるデータ転送が可能な情報処理装置において、メ
インメモリと中央処理装置とを使用することなくローカ
ルメモリのDMA転送を診断することができるローカル
メモリ診断装置を提供することにある。
【0008】
【課題を解決するための手段】そこで、本発明では、メ
インメモリとDMAデータ転送を行うローカルメモリ
と、ローカルプロセッサと、ローカルプロセッサの指令
によりローカルメモリがDMA転送によるアクセス時に
どのアドレスから転送するかを設定するアドレスカウン
タと、ローカルプロセッサの指令によりローカルメモリ
がDMA転送によるアクセス時に何バイトのデータを転
送するかを設定するレングスカウンタと、ローカルメモ
リへのアクセス開始および終了を指令し転送終了時には
ローカルプロセッサへ割り込み信号を出力するとともに
ローカルプロセッサの指令によりローカルメモリ診断モ
ード時にはバスへ出力する信号にガードをかけてバスか
らの応答を懐疑的に生成しさらにアドレスカウンタおよ
びレングスカウンタよりローカルメモリやメインメモリ
へアクセスするときのデータ転送長を決定するDMA制
御回路と、ローカルプロセッサの指令により昇順データ
が書き込まれるデータカウンタとを具備するという構成
を採っている。これによって前述した目的を達成しよう
とするものである。
【0009】
【作用】
(1)DMA書き込み方向の診断時:
【0010】ローカルプロセッサは、アドレスカウンタ
に初期値「0」を、レングスカウンタにローカルメモリ
の持つメモリ空間の最大値を、データカウンタに任意の
初期値をセットする。このときローカルプロセッサ自身
でもデータカウンタにセットした値をプロセッサ内部の
レジスタに保持しておく。さらにローカルプロセッサ
は、DMA制御回路をローカルメモリ診断モードにセッ
トする。これをセットすることにより、DMA起動時に
バス獲得要求やコマンドはバス上に発行されないように
マスクされ、そしてDMA制御回路内部ではバス獲得要
求やコマンドに対するバスからの応答信号が懐疑的に生
成されてあたかもローカルメモリはメインメモリとDM
A転送を行っているように見せかける。
【0011】次にローカルプロセッサは、ローカルメモ
リへのアクセスが書き込み方向になるようにDMA制御
回路にセットした後DMAを起動させる。それからロー
カルプロセッサは、ローカルメモリへ1回書き込みする
ごとにデータカウンタをカウントアップし、昇順データ
を書き込んでいくとともにアドレスカウンタもカウント
アップさせ、レングスカウンタをカウントダウンさせ
る。こうしてレングスカウンタが「0」になるまでロー
カルメモリへの書き込みを行い、レングスカウンタが
「0」になると、DMA制御回路は転送終了の割り込み
信号をローカルプロセッサへ送る。これでローカルメモ
リの全領域にDMA転送によるメモリ書き込みを行った
ことになる。
【0012】ローカルプロセッサは、割り込み信号を受
けると、ローカルメモリ内のデータをアドレス0から読
み出して内部レジスタへセットした値と比較する。さら
に次のアドレス1から読み出したデータと比較するとき
は内部レジスタに1を加算して比較する。このようにし
てローカルメモリが持つメモリ空間の最大アドレスまで
ローカルメモリからデータを読み出して比較し、この比
較した結果、すべてが一致していればローカルメモリの
DMA書き込み方向の診断は異常なしと判断される。
【0013】(2)DMA読み出し方向の診断時:
【0014】ローカルプロセッサは、ローカルメモリへ
アドレス「0」から任意の値を内部レジスタにセット
し、この値を基準にした昇順データをローカルメモリが
持つメモリ空間の最大アドレスまで順次書き込む。ロー
カルプロセッサは、アドレスカウンタに初期値「0」
を、レングスカウンタにローカルメモリの持つメモリ空
間の最大値を、データカウンタにローカルプロセッサが
内部レジスタに保持している値をセットする。さらにロ
ーカルプロセッサは、DMA制御回路をローカルメモリ
診断モードにセットする。
【0015】これをセットすることによりDMA起動時
にバス獲得要求やコマンドはバス上に発行されないよう
にマスクされ、そしてDMA制御回路内部ではバス獲得
要求やコマンドに対するバスからの応答信号が懐疑的に
生成されてあたかもローカルメモリはメインメモリとD
MA転送を行っているように見せかける。次にローカル
プロセッサは、DMA制御回路にローカルメモリへのア
クセスが読み出し方向になるようにセットした後、DM
A制御回路にDMAの起動を指示する。そしてローカル
メモリから読み出されたデータはデータカウンタの出力
値と比較され、一致すればデータカウンタをカウントア
ップし、一致しなければ比較エラービットをセットして
データカウンタの更新は行わないようにする。このとき
1回読み出す度にアドレスカウンタをカウントアップさ
せ、レングスカウンタをカウントダウンさせる。
【0016】このようにしてレングスカウンタが「0」
になるまでローカルメモリの読み出しDMA転送が行わ
れる。レングスカウンタが「0」になるとDMA制御回
路は転送終了の割り込み信号をローカルプロセッサへ送
る。これでローカルメモリの全領域からDMA転送によ
るメモリ読み出しが行われたことになる。ローカルプロ
セッサは割り込み信号を受けると、データカウンタと比
較エラービットを読み出す。このとき比較エラービット
がセットされていなければローカルメモリに異常なしと
判断され、比較エラービットがセットされていれば異常
有りと判断される。
【0017】
【発明の実施例】以下、本発明の一実施例を図1ないし
図2に基づいて説明する。
【0018】図1の第1の実施例は、メインメモリとD
MAデータ転送を行うローカルメモリ1と、ローカルプ
ロセッサ2と、ローカルプロセッサ2の指令によりロー
カルメモリ1がDMA転送によるアクセス時にどのアド
レスから転送するかを設定するアドレスカウンタ4と、
ローカルプロセッサ2の指令によりローカルメモリ1が
DMA転送によるアクセス時に何バイトのデータを転送
するかを設定するレングスカウンタ5とを備えている。
【0019】また、ローカルメモリ1へのアクセス開始
および終了を指令し転送終了時にはローカルプロセッサ
2へ割り込み信号17を出力するとともにローカルプロ
セッサ2の指令によりローカルメモリ診断モード時には
バスへ出力する信号にガードをかけてバスからの応答を
懐疑的に生成しさらにアドレスカウンタ4およびレング
スカウンタ5よりローカルメモリ1やメインメモリへア
クセスするときのデータ転送長を決定するDMA制御回
路6と、ローカルメモリ1診断時にローカルプロセッサ
2の指令により昇順データが書き込まれるデータカウン
タ3とを備えている。
【0020】そして、ローカルプロセッサ2の指令によ
りデータカウンタ3の出力値かバス9からのアドレスデ
ータのどちらかがローカルメモリ1に入力されるように
するデータセレクト用マルチプレクサ7と、ローカルプ
ロセッサ2の指令によりローカルメモリ1へアクセスす
るアドレスをアドレスカウンタ4の出力値15とローカ
ルプロセッサ2が出力するアドレス14のどちらかに切
り替えるアドレスセレクト用マルチプレクサ8とを備え
ている。
【0021】次に、図1の実施例の動作について説明す
る。
【0022】ローカルプロセッサ2は、I/Oコマン
ド10によりアドレスカウンタ4に初期値「0」をセッ
トする。また、ローカルプロセッサ2は、I/Oコマン
ド10によりレングスカウンタ5にローカルメモリ1の
持つメモリ空間の最大値をセットする。
【0023】ローカルプロセッサ2は、I/Oコマン
ド10によりデータカウンタ3に任意の初期値をセット
する。このときローカルプロセッサ2自身でもデータカ
ウンタ3にセットした値をプロセッサ内部のレジスタに
保持しておく。
【0024】ローカルプロセッサ2は、データカウン
タ3の出力値16がローカルメモリ1へアクセス可能に
なるようにデータセレクト用マルチプレクサ7を切り替
える。一方、ローカルプロセッサ2は、アドレスカウン
タ4の出力値15がローカルメモリ1にアクセス可能に
なるようにアドレスセレクト用マルチプレクサ8を切り
替える。
【0025】ローカルプロセッサ2は、I/Oコマン
ド10によりDMA制御回路6をローカルメモリ1診断
モードにセットする。これをセットすることにより、D
MA起動時にバス獲得要求やコマンドはバス9上に発行
されないようにマスクされ、DMA制御回路6内部では
バス獲得要求やコマンドに対するバスからの応答信号を
懐疑的に生成し、あたかもローカルメモリ1はメインメ
モリとDMA転送を行っているように見せかける。
【0026】ローカルプロセッサ2は、ローカルメモ
リ1へのアクセスが書き込み方向になるようにDMA制
御回路6にセットし、I/Oコマンド10によってDM
Aを起動させる。
【0027】ローカルプロセッサ2は、ローカルメモ
リ1へ1回書き込みするごとにデータカウンタ3をカウ
ントアップし、昇順データを書き込んでいく。このとき
アドレスカウンタ4もカウントアップさせ、レングスカ
ウンタ5をカウントダウンさせる。こうしてレングスカ
ウンタ5が「0」になるまでローカルメモリ1への書き
込みを行う。
【0028】レングスカウンタ5が「0」になると、
DMA制御回路6は転送終了の割り込み信号17をロー
カルプロセッサ2へ送る。これでローカルメモリ1の全
領域にDMA転送によるメモリ書き込みを行ったことに
なる。
【0029】ローカルプロセッサ2は、割り込み信号
17を受けると、次にローカルメモリ1からデータ13
を読み出すためにI/Oコマンド10でアドレスセレク
ト用マルチプレクサ8を切り替え、ローカルプロセッサ
2が出力するアドレス14がセレクトアドレス11に出
力されるようにする。
【0030】ローカルプロセッサ2は、ローカルメモ
リ1内のデータをアドレス0から読み出して内部レジス
タへセットした値、つまりデータカウンタ3にセットし
た初期値と比較する。次のアドレス1から読み出したデ
ータと比較するときは内部レジスタに1を加算して比較
する。このようにしてローカルメモリ1が持つメモリ空
間の最大アドレスまでローカルメモリ1からデータを読
み出して比較する。そして、比較した結果、すべて一致
していればローカルメモリ1のDMA書き込み方向の診
断は異常なしと判断することができる。
【0031】図2の第2の実施例は、メインメモリとD
MAデータ転送を行うローカルメモリ1と、ローカルプ
ロセッサ2と、ローカルプロセッサ2の指令によりロー
カルメモリ1がDMA転送によるアクセス時にどのアド
レスから転送するかを設定するアドレスカウンタ4と、
ローカルプロセッサ2の指令によりローカルメモリ1が
DMA転送によるアクセス時に何バイトのデータを転送
するかを設定するレングスカウンタ5とを備えている。
【0032】また、ローカルメモリ1へのアクセス開始
および終了を指令し転送終了時にはローカルプロセッサ
2へ割り込み信号17を出力するとともにローカルプロ
セッサ2の指令によりローカルメモリ診断モード時には
バスへ出力する信号にガードをかけバスからの応答を懐
疑的に生成しさらにアドレスカウンタ4およびレングス
カウンタ5よりローカルメモリ1やメインメモリへアク
セスするときのデータ転送長を決定するDMA制御回路
6と、ローカルプロセッサ2の指令によりローカルメモ
リ1から1回読み出すごとにカウントアップするデータ
カウンタ3とを備えている。
【0033】更に、ローカルメモリ1の診断時にローカ
ルメモリ1より読み出された値が保持されるデータレジ
スタ18と、ローカルプロセッサ2の指令によりデータ
レジスタ18とデータカウンタ3と比較エラービット2
0のそれぞれを切り替えてローカルプロセッサ2へ出力
するマルチプレクサ23と、ローカルプロセッサ2の指
令によりローカルメモリ1へアクセスするアドレスをア
ドレスカウンタ4の出力値15とローカルプロセッサ2
が出力するアドレス14のどちらかに切り替えるアドレ
スセレクト用マルチプレクサ8とを含んで構成されてい
る。
【0034】次に、図2の実施例の動作について説明す
る。
【0035】ローカルプロセッサ2は、ローカルプロ
セッサ2からのアドレス14がセレクトアドレス11と
して出力されるようI/Oコマンド10にてアドレスセ
レクト用マルチプレクサ8を切り替える。
【0036】ローカルプロセッサ2は、ローカルメモ
リ1へアドレス「0」から任意の値を内部レジスタにセ
ットし、この値を基準にした昇順データをローカルメモ
リ1が持つメモリ空間の最大アドレスまで順次書き込
む。
【0037】ローカルプロセッサ2は、アドレスカウ
ンタ4に初期値「0」をI/Oコマンド10でセットす
る。また、ローカルプロセッサ2は、レングスカウンタ
5にローカルメモリ1の持つメモリ空間の最大値をI/
Oコマンド10でセットする。
【0038】ローカルプロセッサ2は、データカウン
タ3にローカルプロセッサ2が内部レジスタに保持して
いる値をI/Oコマンド10でセットする。
【0039】ローカルプロセッサ2は、DMA制御回
路6をローカルメモリ1診断モードにI/Oコマンド1
0でセットする。これをセットすることによりDMA起
動時にバス獲得要求やコマンドはバス9上に発行されな
いようにマスクされ、DMA制御回路6内部ではバス獲
得要求やコマンドに対するバス9からの応答信号を懐疑
的に生成し、あたかもローカルメモリ1はメインメモリ
とDMA転送を行っているように見せかける。
【0040】ローカルプロセッサ2は、DMA制御回
路6にローカルメモリ1へのアクセスが読み出し方向に
なるようにセットし、出力データ26がバス9に出力さ
れることがないようにトライステートバッファ22のイ
ネーブル信号を不可にする。また、ローカルプロセッサ
2は、I/Oコマンド10によってDMA制御回路6に
DMAの起動を指示する。
【0041】データレジスタ18ではローカルメモリ
1から1回読み出すごとにデータを保持し、その出力値
21とデータカウンタ3の出力値16とをコンパレータ
19で比較し、一致すればデータカウンタ3をカウント
アップし、一致しなければ比較エラービット20をセッ
トしてデータレジスタ18およびデータカウンタ3の更
新は行わないようにする。このとき1回読み出す度にア
ドレスカウンタをカウントアップさせ、レングスカウン
タをカウントダウンさせる。このようにしてレングスカ
ウンタ5が「0」になるまでローカルメモリ1の読み出
しDMA転送を行う。
【0042】レングスカウンタ5が「0」になったと
ころでDMA制御回路6は転送終了の割り込み信号17
をローカルプロセッサ2へ送る。これでローカルメモリ
1の全領域からDMA転送によるメモリ読み出しを行っ
たことになる。
【0043】ローカルプロセッサ2は割り込み信号1
7を受けると、I/Oコマンド10でマルチプレクサ2
3を切り替えて、それぞれデータレジスタ18とデータ
カウンタ3と比較エラービット20を読み出す。このと
き比較エラービット20がセットされていなければロー
カルメモリ1に異常なしと判断でき、比較エラービット
20がセットされていればデータカウンタ3よりエラー
が起こったアドレスをDMA起動前にデータカウンタ3
にセットした値との誤差で判断できる。またデータレジ
スタ18より異常データを読み出すことができる。これ
によりローカルメモリ1のDMA読み出し方向の診断が
できる。
【0044】
【発明の効果】本発明は以上のように構成され機能する
ので、これによると、メインメモリを使用することなく
ローカルメモリのDMA転送を診断することができ、こ
れがため、メインメモリに診断用のワークエリアを準備
する必要がなくメインメモリを有効に使用することでき
るとともに中央処理装置に負荷がかからないという従来
にない優れたローカルメモリ診断装置を提供することが
できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示した構成図である。
【図2】本発明の第2の実施例を示した構成図である。
【図3】従来例を示した構成図である。
【符号の説明】
1 ローカルメモリ 2 ローカルプロセッサ 3 データカウンタ 4 アドレスカウンタ 5 レングスカウンタ 6 DMA制御回路 9 バス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成4年12月11日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本発明の第1の実施例を示した構成図である。
【図2】本発明の第2の実施例を示した構成図である。
【図3】従来例におけるメインメモリへの書き込み状況
を示す説明図である
【図4】図3の場合と同一のデータをローカルメモリに
書き込む場合を示す説明図である。
【図5】二つのメモリ内のデータを読み出して比較し診
断する状況を示す説明図である。
【符号の説明】 1 ローカルメモリ 2 ローカルプロセッサ 3 データカウンタ 4 アドレスカウンタ 5 レングスカウンタ 6 DMA制御回路 9 バス

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 メインメモリとDMA(ダイレクト メ
    モリ アクセス)データ転送を行うローカルメモリと、
    このローカルメモリが予め装備されたローカルプロセッ
    サの指令によりDMA転送によるアクセス時にどのアド
    レスから転送するかを設定するアドレスカウンタと、前
    記ローカルプロセッサの指令により前記ローカルメモリ
    がDMA転送によるアクセス時に何バイトのデータを転
    送するかを設定するレングスカウンタと、前記ローカル
    メモリへのアクセス開始および終了を指令すると共に転
    送終了時にはローカルプロセッサへ割り込み信号を出力
    し,ローカルメモリ診断モード時にはバスへ出力する信
    号にガードをかけてバスからの応答を懐疑的に生成し,
    さらにアドレスカウンタおよびレングスカウンタよりロ
    ーカルメモリやメインメモリへアクセスするときのデー
    タ転送長を決定するDMA制御回路と、前記ローカルプ
    ロセッサの指令により昇順データが書き込まれるデータ
    カウンタとから構成されることを特徴とするローカルメ
    モリ診断装置。
  2. 【請求項2】 前記ローカルプロセッサは、ローカルメ
    モリが持つメモリ空間の最大アドレスまでローカルメモ
    リからデータを読み出して内部レジスタにセットした所
    定の値と比較した結果、すべて一致していればローカル
    メモリのDMA書き込み方向の診断は異常なしと判断す
    ることを特徴とする請求項1記載のローカルメモリ診断
    装置。
  3. 【請求項3】 前記ローカルプロセッサは、1回読み出
    す度にアドレスカウンタをカウントアップ、レングスカ
    ウンタをカウントダウンさせレングスカウンタが「0」
    になるまでローカルメモリの読み出しDMA転送を行
    い、レングスカウンタが「0」になりDMA制御回路か
    ら転送終了の割り込み信号がローカルプロセッサへ送ら
    れると、ローカルプロセッサはデータカウンタと比較エ
    ラービットを読み出し、このとき比較エラービットがセ
    ットされていなければローカルメモリに異常なしと判断
    し、比較エラービットがセットされていれば異常有りと
    判断することを特徴とする請求項1記載のローカルメモ
    リ診断装置。
JP3339771A 1991-11-28 1991-11-28 ローカルメモリ診断装置 Withdrawn JPH05204775A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3339771A JPH05204775A (ja) 1991-11-28 1991-11-28 ローカルメモリ診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3339771A JPH05204775A (ja) 1991-11-28 1991-11-28 ローカルメモリ診断装置

Publications (1)

Publication Number Publication Date
JPH05204775A true JPH05204775A (ja) 1993-08-13

Family

ID=18330654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3339771A Withdrawn JPH05204775A (ja) 1991-11-28 1991-11-28 ローカルメモリ診断装置

Country Status (1)

Country Link
JP (1) JPH05204775A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515822A (zh) * 2019-08-30 2019-11-29 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 中断响应时间测试方法、装置、设备和存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110515822A (zh) * 2019-08-30 2019-11-29 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 中断响应时间测试方法、装置、设备和存储介质

Similar Documents

Publication Publication Date Title
US4163280A (en) Address management system
JP2996440B2 (ja) データ処理システムの診断方式
JPH02224140A (ja) 割込試験装置
US4344130A (en) Apparatus to execute DMA transfer between computing devices using a block move instruction
JPS63184146A (ja) 情報処理装置
JPH05204775A (ja) ローカルメモリ診断装置
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
KR100223096B1 (ko) 내부 메모리 맵 레지스터를 관측하는 방법 및 장치
JPH06274462A (ja) 共有メモリの非同期書込み方式
JPH022176B2 (ja)
JPH02302855A (ja) メモリ制御装置
JP3341738B2 (ja) メモリのエラー検出方式
JPS6319856Y2 (ja)
JPS6113266B2 (ja)
KR890002468B1 (ko) 데이타처리 시스템의 주기억 고장 어드레스 제어시스템
JP2876606B2 (ja) 情報処理装置
JP2965585B2 (ja) キャッシュメモリ試験方式
JP2000305864A (ja) バスインターフェース回路診断方法およびバスインターフェース回路
JPH0439099B2 (ja)
JPS60101649A (ja) 電子計算機の診断装置
JPH02297650A (ja) 受信装置
JPS5916067A (ja) デ−タチエツク方式
JPH07334431A (ja) Fifoメモリ装置及びその信頼性向上方法
JPS59116998A (ja) 主記憶装置の障害検知方式
JPH0215353A (ja) 特定アドレス時異常設定方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204