JPH01173245A - 無応答検出回路 - Google Patents
無応答検出回路Info
- Publication number
- JPH01173245A JPH01173245A JP62332376A JP33237687A JPH01173245A JP H01173245 A JPH01173245 A JP H01173245A JP 62332376 A JP62332376 A JP 62332376A JP 33237687 A JP33237687 A JP 33237687A JP H01173245 A JPH01173245 A JP H01173245A
- Authority
- JP
- Japan
- Prior art keywords
- response
- bus
- processor
- bus slave
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 238000012544 monitoring process Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 206010000210 abortion Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、計算機システムにおいて、バスマスタがバス
スレーブに対してアクセスを開始してからバススレーブ
からのアクセス終了信号が戻ってくるまでの時間をタイ
マにより計測し、この時間がある監視時間を超えた場合
には現在アクセス中のバススレーブは存在しないものと
してエラー信号を出力し、アクセスを中止するようにし
た無応答検出回路に関する。
スレーブに対してアクセスを開始してからバススレーブ
からのアクセス終了信号が戻ってくるまでの時間をタイ
マにより計測し、この時間がある監視時間を超えた場合
には現在アクセス中のバススレーブは存在しないものと
してエラー信号を出力し、アクセスを中止するようにし
た無応答検出回路に関する。
従来の無応答検出回路の構成としては監視時間を一定に
することが一般的に行なわれている。 以下に従来の無応答検出回路の構成について２例を示す
。 第４図は全てのアクセス空間に対して無応答時間が一定
の場合の構成を示している。第４図において、１００は
バスマスタ、１０１はプロセッサ、１０２は無応答検出
回路、１１１〜１１４はハススレーブを示している。こ
の場合、バスマスタ１００は無応答検出回路１０２内に
再設定不可能なタイマを１つしか内蔵していないために
全アドレス空間領域に対して無応答監視時間は一定とな
っている。このような構成において、バススレーブ１１
１〜１１４の無応答時間は各々ＴＡＩ、 Ｔへ２． Ｔ
へ３． ＴＡ４であり、その大小関係は、 ＴＡＩ＞ＴＡ２＞Ｔへ３＞Ｔへ４ である。 計算機システムでは、一般に最もアクセスの遅いバスス
レーブを基準にある余裕時間αΔを加えて無応答監視時
面としているため、第４図のシステム構成ではＴＡＩ＋
αＡが無応答監視時間となる。 余裕時間α八は、現在接続されている最もアクセスの遅
いハススレーブよりも、さらにアクセスが遅いバススレ
ーブを将来接続出来るように考慮して決められている。 第４図においては、パスマスタ１００がバススレーブ１
１１をアクセスしたとき、バスマスタ１００が無心エラ
ーを検出する場合と、検出しない場合の２通りがある。 以下にそれぞれの場合についての動作を述べる。 バスマスタ１００はハススレーブ１１１に対してアクセ
スを開始すると同時に、無応答検出回路１０２内に内蔵
しているタイマにより無応答監視時間の計測を始める。 無応答監視時間（ＴＡＩ＋αＡ）内に、バスマスタ１０
０がバススレーブ１１１より、アクセス終了信号を受信
すると、バスマスタ１００は無応答検出回路１０２内の
タイマをクリアし、次の処理を行なう。 一方、無応答監視時間（ＴＡＩ＋αＡ）内に、ハスマス
ク１００かハススレーブ１１１よりアクセス終了信号を
受信しなかった場合、ハスマスク１００は無応答エラー
であると認知して、バススレーブ１１１へのアクセス中
止し、タイマをクリアする。 無応答エラーを検出した場合、余裕時間αへのためその
分無応答エラー検出処理は遅くなる。 ハススレーブ１１２〜１１４に対しても同様であるが、
無応答エラーの処理能力はさらに低下することになる。 この点をバススレーブ１１２に対応する無応答エラーに
着目して述べる。 ハススレーブ１１２自身においては、余裕時間α＾を考
慮して（ＴＭ０１−α八）だけの無応答監視時間があれ
ばよい。 従って、バススレーブ１１２に対する無応答エラー検出
は（ＴＡＩ−ＴＡ２）時間だけ余分な時間となり、その
分さらに処理能力が低下することになる。 バススレーブ１１３．１１４に対しても同様に考えられ
る。 未実装領域へのアクセスは、その動作自身がエラーであ
るから無応答エラーが瞬時に発生することが望ましいが
、このシステム構成においては、無応答監視時間（ＴΔ
１＋αＡ）経過後、無応答エラー検出処理が行なわれる
ため、特に処理効率が悪い。 次に、バスマスタが複数の無応答監視タイマを内蔵して
いる場合の構成図を第５図に示す。第５図において、２
００はバスマスタ、２０１はプロセッサ、２０２，２０
３は無応答検出回路、２１１〜′２１４はバススレーブ
を示している。 このような構成において、バススレーブ２１１゜２１２
はアクセスの遅いバススレーブであり、バススレーブ２
１３．２１４はアクセスの速いバススレーブである。無
応答検出回路２０２内には、バススレーブ２１１，２１
２に対する無応答監視タイマが内蔵され、無応答検出回
路２０３内には、バススレーブ２１３゜２１４に対する
無応答監視タイマが内蔵されている。 いずれのタイマも再設定不可能である。 バススレーブ２１１〜２１４の各無応答時間及びその大
小関係は、 ＴＢＩ＞ＴＢ２＞ＴＢ３＞ＴＢ４ である。 無応答検出回路２０２．２０３の余裕時間は各々αＢｌ
。 αＢ２であるから、各無応答監視時間は（ＴＢＩ＋αＢ
ｌ） 、（ＴＢａ＋αＢ２）となる。 余裕時間αＢ２はアクセスの速いバススレーブに対する
余裕時間であるから、αＢ１よりも短い時間でよい。 第５図において、バスマスタ２００がバススレーブ２１
１〜２１４をアクセスしたとき、無応答エラーを検出す
る場合も検出しない場合も第４図の場合と同様の動作で
あるから、ここでは省略し、時間関係についてだけ詳述
する。 バスマスタ２００がバススレーブ２１Ｌ２１２のいずれ
かをアクセス中に無応答エラーが発生した場合、その処
理効率は第４図の場合とほとんど同じである。 これは、無応答検出回路２０２における無応答監視時間
（ＴＢＩ＋αＢｌ）が第４図と同様にそのシステム構成
中、最もアクセスの遅いバススレーブを基準にしている
ためである。 これに対して、ハススレーブ２１３．２１４をアクセス
中に無応答エラーが発生した場合、無応答監視時間（Ｔ
ＢＳ＋αＢ２）であるから、（（ＴＢＩ−ＴＢＳ）＋（
αＢ１−αＢ２））時間だけ無応答エラー検出処理が速
くなるが、余裕時間αＢ２が存在するため、それ程の処
理能力向上は期待出来ない。
することが一般的に行なわれている。 以下に従来の無応答検出回路の構成について２例を示す
。 第４図は全てのアクセス空間に対して無応答時間が一定
の場合の構成を示している。第４図において、１００は
バスマスタ、１０１はプロセッサ、１０２は無応答検出
回路、１１１〜１１４はハススレーブを示している。こ
の場合、バスマスタ１００は無応答検出回路１０２内に
再設定不可能なタイマを１つしか内蔵していないために
全アドレス空間領域に対して無応答監視時間は一定とな
っている。このような構成において、バススレーブ１１
１〜１１４の無応答時間は各々ＴＡＩ、 Ｔへ２． Ｔ
へ３． ＴＡ４であり、その大小関係は、 ＴＡＩ＞ＴＡ２＞Ｔへ３＞Ｔへ４ である。 計算機システムでは、一般に最もアクセスの遅いバスス
レーブを基準にある余裕時間αΔを加えて無応答監視時
面としているため、第４図のシステム構成ではＴＡＩ＋
αＡが無応答監視時間となる。 余裕時間α八は、現在接続されている最もアクセスの遅
いハススレーブよりも、さらにアクセスが遅いバススレ
ーブを将来接続出来るように考慮して決められている。 第４図においては、パスマスタ１００がバススレーブ１
１１をアクセスしたとき、バスマスタ１００が無心エラ
ーを検出する場合と、検出しない場合の２通りがある。 以下にそれぞれの場合についての動作を述べる。 バスマスタ１００はハススレーブ１１１に対してアクセ
スを開始すると同時に、無応答検出回路１０２内に内蔵
しているタイマにより無応答監視時間の計測を始める。 無応答監視時間（ＴＡＩ＋αＡ）内に、バスマスタ１０
０がバススレーブ１１１より、アクセス終了信号を受信
すると、バスマスタ１００は無応答検出回路１０２内の
タイマをクリアし、次の処理を行なう。 一方、無応答監視時間（ＴＡＩ＋αＡ）内に、ハスマス
ク１００かハススレーブ１１１よりアクセス終了信号を
受信しなかった場合、ハスマスク１００は無応答エラー
であると認知して、バススレーブ１１１へのアクセス中
止し、タイマをクリアする。 無応答エラーを検出した場合、余裕時間αへのためその
分無応答エラー検出処理は遅くなる。 ハススレーブ１１２〜１１４に対しても同様であるが、
無応答エラーの処理能力はさらに低下することになる。 この点をバススレーブ１１２に対応する無応答エラーに
着目して述べる。 ハススレーブ１１２自身においては、余裕時間α＾を考
慮して（ＴＭ０１−α八）だけの無応答監視時間があれ
ばよい。 従って、バススレーブ１１２に対する無応答エラー検出
は（ＴＡＩ−ＴＡ２）時間だけ余分な時間となり、その
分さらに処理能力が低下することになる。 バススレーブ１１３．１１４に対しても同様に考えられ
る。 未実装領域へのアクセスは、その動作自身がエラーであ
るから無応答エラーが瞬時に発生することが望ましいが
、このシステム構成においては、無応答監視時間（ＴΔ
１＋αＡ）経過後、無応答エラー検出処理が行なわれる
ため、特に処理効率が悪い。 次に、バスマスタが複数の無応答監視タイマを内蔵して
いる場合の構成図を第５図に示す。第５図において、２
００はバスマスタ、２０１はプロセッサ、２０２，２０
３は無応答検出回路、２１１〜′２１４はバススレーブ
を示している。 このような構成において、バススレーブ２１１゜２１２
はアクセスの遅いバススレーブであり、バススレーブ２
１３．２１４はアクセスの速いバススレーブである。無
応答検出回路２０２内には、バススレーブ２１１，２１
２に対する無応答監視タイマが内蔵され、無応答検出回
路２０３内には、バススレーブ２１３゜２１４に対する
無応答監視タイマが内蔵されている。 いずれのタイマも再設定不可能である。 バススレーブ２１１〜２１４の各無応答時間及びその大
小関係は、 ＴＢＩ＞ＴＢ２＞ＴＢ３＞ＴＢ４ である。 無応答検出回路２０２．２０３の余裕時間は各々αＢｌ
。 αＢ２であるから、各無応答監視時間は（ＴＢＩ＋αＢ
ｌ） 、（ＴＢａ＋αＢ２）となる。 余裕時間αＢ２はアクセスの速いバススレーブに対する
余裕時間であるから、αＢ１よりも短い時間でよい。 第５図において、バスマスタ２００がバススレーブ２１
１〜２１４をアクセスしたとき、無応答エラーを検出す
る場合も検出しない場合も第４図の場合と同様の動作で
あるから、ここでは省略し、時間関係についてだけ詳述
する。 バスマスタ２００がバススレーブ２１Ｌ２１２のいずれ
かをアクセス中に無応答エラーが発生した場合、その処
理効率は第４図の場合とほとんど同じである。 これは、無応答検出回路２０２における無応答監視時間
（ＴＢＩ＋αＢｌ）が第４図と同様にそのシステム構成
中、最もアクセスの遅いバススレーブを基準にしている
ためである。 これに対して、ハススレーブ２１３．２１４をアクセス
中に無応答エラーが発生した場合、無応答監視時間（Ｔ
ＢＳ＋αＢ２）であるから、（（ＴＢＩ−ＴＢＳ）＋（
αＢ１−αＢ２））時間だけ無応答エラー検出処理が速
くなるが、余裕時間αＢ２が存在するため、それ程の処
理能力向上は期待出来ない。
以上の点から従来の構成では次のような問題点が挙げら
れる。 （１）無応答監視時間には余裕時間が含まれているため
、その分どうしても無心エラー検出処理が遅くなる。特
に、未実装領域へのアクセスの場合、その影響は大きい
。 （２）アドレス空間領域の多い計算機システムにおいて
は、多数のハススレーブが接続出来るようになるが、こ
のとき新たに追加するバススレーブは無応答監視時間内
にアクセス可能なものでなければいけないため、新たに
追加出来るバススレーブに制限が生じる。 （３）部品数などを考慮すると、バスマスタに多くの無
応答検出回路を置くことは出来ない。 この発明は、無応答エラー検出時においての一時的なＣ
ＰＵおよびバス能力の低下を最小限にとどめると共に、
新たなスレーブの追加にも対応できる無応答検出回路を
提供することを目的とする。
れる。 （１）無応答監視時間には余裕時間が含まれているため
、その分どうしても無心エラー検出処理が遅くなる。特
に、未実装領域へのアクセスの場合、その影響は大きい
。 （２）アドレス空間領域の多い計算機システムにおいて
は、多数のハススレーブが接続出来るようになるが、こ
のとき新たに追加するバススレーブは無応答監視時間内
にアクセス可能なものでなければいけないため、新たに
追加出来るバススレーブに制限が生じる。 （３）部品数などを考慮すると、バスマスタに多くの無
応答検出回路を置くことは出来ない。 この発明は、無応答エラー検出時においての一時的なＣ
ＰＵおよびバス能力の低下を最小限にとどめると共に、
新たなスレーブの追加にも対応できる無応答検出回路を
提供することを目的とする。
計算機システムのバスマスタとバススレーブ間の情報転
送の時間を監視するに際して、アドレス空間を１つ以上
のブロックに分割して各ブロックの無応答監視時間を格
納できるレジスタを設ける。
送の時間を監視するに際して、アドレス空間を１つ以上
のブロックに分割して各ブロックの無応答監視時間を格
納できるレジスタを設ける。
このレジスタにバスマスタから各ブロック単位毎の最適
な無応答監視時間を設定する。
な無応答監視時間を設定する。
第１図に本発明による無応答検出回路のシステム構成図
、第２図にそのアドレスマツプ図、第３図にアドレス構
成図を示す。第１図において、３００はバスマスタ、３
０１はプロセッサ、３１１はセレタク、３１２はレジス
タ、３１３はカウンタ、３２１〜３２４はバススレーブ
を示している。また、第２図において、４０１．４０２
．４０３．４０４はそれぞれバススレーブ３２Ｌ３２２
，３２３，３２４の領域、４０５は未実装領域、４０６
はレジスタ領域を示している。 各バススレーブ３２１〜３２４の領域４０１〜４０４お
よび未実装領域４０５における無応答監視時間は各々Ｔ
ＣＩ、 Ｔｅ３． Ｔｅ３． Ｔｅ３． Ｔｅ
３である。 第３図において、上位アドレス５０１は、全アドレス空
間領域のどのブロックをアクセスするのか、つまり、シ
ステム中のどのバススレーブへのアクセスなのかを示す
のに用いられる。 下位アドレス５０２は、上位アドレス５０１で指定され
たハススレーブ内のどの位置かを示すのに用いられる。 セレクタ３１１には、プロセッサ３０１からのアドレス
が接続されている。プロセッサ３０１からレジスタ３１
２に対してデータの書き込みを行なう場合、セレクタ３
１１ は、下位アドレス５０２を出力する。 一方、プロセッサ３０１がバススレーブ３２１〜３２４
をアクセスする場合、セレクタ３１１は上位アドレスを
出力する。 次にプロセッサ３０１がバススレーブ３２１の無応答時
間をレジスタ３１２に格納する動作を示す。 プロセッサ３０１ はアドレス５００を出力する。レジ
スタ３１２への書き込みであるから、セレクタ３１１に
よってレジスタ３１２には下位アドレス５０２が加わり
、プロセッサ３０１から出力するデータＴＣＩがレジス
タ３１２に書き込まれる。 このとき、下位アドレス５０２は、プロセッサ３０１が
バススレーブ１をアクセスするとき出力する上位アドレ
スと同値である。 バススレーブ３２２，３２３，３２４および未実装領域
における各無応答時間ＴＣ２，Ｔｅ３． Ｔｅ３． Ｔ
ｅ３も同様にしてレジスタに書き込むことが出来る。 次に、プロセッサ３０１がバススレーブ３２１をアクセ
スしたとき、第４図と同様に、無応答エラーを検出する
場合と、検出しない場合についての動作を以下に詳述す
る。 プロセッサ３０１がバススレーブ３２１にアクセスを開
始する。プロセッサ３０１から出力するアドレス５００
のうち、上位アドレス５０１ はバススレーブ３２１へ
のアクセスであるためセレクタ３１１を通してレジスタ
３１２に加わる。 上記により、レジスタ３１２に加わる上位アドレス５０
１には、すでにバススレーブ３２１の無応答監視時間Ｔ
ＣＩが格納されているため、この値ＴＣＩがレジスタ３
１２より出力し、カウンタ３１３に加わる。 カウンタ３１３では入力カウンタ値ＴＣＩより減算を行
なう。カウンタ３１３がカウンタ値ゼロになる前に、バ
スマスタ３００がバススレーブ３２１よりアクセス終了
を受信すると、プロセッサ３０１はカウンタ３１３をク
リアし、次の処理を実行する。 一方、バスマスタ３００は、カウンタ３１３がカウント
値ゼロになってもバススレーブ３２１からのアクセス終
了を受信しなかった場合、プロセッサ３１１は、無応答
エラーと判断して、カウンタ３１３をクリアし、ハスス
レーブ３２１へのアクセスを中止する。 ハススレーブ３２２ 、３２３ 、３２４及び未実装領
域に対しても同様に考えることが出来る。
、第２図にそのアドレスマツプ図、第３図にアドレス構
成図を示す。第１図において、３００はバスマスタ、３
０１はプロセッサ、３１１はセレタク、３１２はレジス
タ、３１３はカウンタ、３２１〜３２４はバススレーブ
を示している。また、第２図において、４０１．４０２
．４０３．４０４はそれぞれバススレーブ３２Ｌ３２２
，３２３，３２４の領域、４０５は未実装領域、４０６
はレジスタ領域を示している。 各バススレーブ３２１〜３２４の領域４０１〜４０４お
よび未実装領域４０５における無応答監視時間は各々Ｔ
ＣＩ、 Ｔｅ３． Ｔｅ３． Ｔｅ３． Ｔｅ
３である。 第３図において、上位アドレス５０１は、全アドレス空
間領域のどのブロックをアクセスするのか、つまり、シ
ステム中のどのバススレーブへのアクセスなのかを示す
のに用いられる。 下位アドレス５０２は、上位アドレス５０１で指定され
たハススレーブ内のどの位置かを示すのに用いられる。 セレクタ３１１には、プロセッサ３０１からのアドレス
が接続されている。プロセッサ３０１からレジスタ３１
２に対してデータの書き込みを行なう場合、セレクタ３
１１ は、下位アドレス５０２を出力する。 一方、プロセッサ３０１がバススレーブ３２１〜３２４
をアクセスする場合、セレクタ３１１は上位アドレスを
出力する。 次にプロセッサ３０１がバススレーブ３２１の無応答時
間をレジスタ３１２に格納する動作を示す。 プロセッサ３０１ はアドレス５００を出力する。レジ
スタ３１２への書き込みであるから、セレクタ３１１に
よってレジスタ３１２には下位アドレス５０２が加わり
、プロセッサ３０１から出力するデータＴＣＩがレジス
タ３１２に書き込まれる。 このとき、下位アドレス５０２は、プロセッサ３０１が
バススレーブ１をアクセスするとき出力する上位アドレ
スと同値である。 バススレーブ３２２，３２３，３２４および未実装領域
における各無応答時間ＴＣ２，Ｔｅ３． Ｔｅ３． Ｔ
ｅ３も同様にしてレジスタに書き込むことが出来る。 次に、プロセッサ３０１がバススレーブ３２１をアクセ
スしたとき、第４図と同様に、無応答エラーを検出する
場合と、検出しない場合についての動作を以下に詳述す
る。 プロセッサ３０１がバススレーブ３２１にアクセスを開
始する。プロセッサ３０１から出力するアドレス５００
のうち、上位アドレス５０１ はバススレーブ３２１へ
のアクセスであるためセレクタ３１１を通してレジスタ
３１２に加わる。 上記により、レジスタ３１２に加わる上位アドレス５０
１には、すでにバススレーブ３２１の無応答監視時間Ｔ
ＣＩが格納されているため、この値ＴＣＩがレジスタ３
１２より出力し、カウンタ３１３に加わる。 カウンタ３１３では入力カウンタ値ＴＣＩより減算を行
なう。カウンタ３１３がカウンタ値ゼロになる前に、バ
スマスタ３００がバススレーブ３２１よりアクセス終了
を受信すると、プロセッサ３０１はカウンタ３１３をク
リアし、次の処理を実行する。 一方、バスマスタ３００は、カウンタ３１３がカウント
値ゼロになってもバススレーブ３２１からのアクセス終
了を受信しなかった場合、プロセッサ３１１は、無応答
エラーと判断して、カウンタ３１３をクリアし、ハスス
レーブ３２１へのアクセスを中止する。 ハススレーブ３２２ 、３２３ 、３２４及び未実装領
域に対しても同様に考えることが出来る。
この発明によれば、ハスマスクに、アクセス可能なレジ
スタを設け、計算機システムに接続されている各ハスス
レーブに対して個別に無応答監視時間を設定出来るよう
にしたため、各ハススレーブに対する無応答エラー検出
処理は最適となる。 また、新たなバススレーブを追加することが容易に行な
える。
スタを設け、計算機システムに接続されている各ハスス
レーブに対して個別に無応答監視時間を設定出来るよう
にしたため、各ハススレーブに対する無応答エラー検出
処理は最適となる。 また、新たなバススレーブを追加することが容易に行な
える。
第１図は本発明による無応答検出回路のシステム構成図
、第２図はそのアドレスマツプ図、第３図はアドレス構
成図、第４図、第５図は従来の無応答検出回路のシステ
ム構成図を示している。
、第２図はそのアドレスマツプ図、第３図はアドレス構
成図、第４図、第５図は従来の無応答検出回路のシステ
ム構成図を示している。
Claims (1)
- １）計算機システムのバスマスタとバススレーブ間の情
報の転送を監視するものにおいて、アドレス空間を一つ
以上のブロックに分割して各ブロックの無応答監視時間
を格納できるレジスタを設け、該レジスタに前記バスマ
スタから各ブロック単位毎の最適な無応答監視時間を設
定可能としたことを特徴とする無応答検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332376A JPH01173245A (ja) | 1987-12-28 | 1987-12-28 | 無応答検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332376A JPH01173245A (ja) | 1987-12-28 | 1987-12-28 | 無応答検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01173245A true JPH01173245A (ja) | 1989-07-07 |
Family
ID=18254274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332376A Pending JPH01173245A (ja) | 1987-12-28 | 1987-12-28 | 無応答検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01173245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
| JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
-
1987
- 1987-12-28 JP JP62332376A patent/JPH01173245A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
| JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0397476B1 (en) | Error logging data storing system | |
| US4685057A (en) | Memory mapping system | |
| JPH01173245A (ja) | 無応答検出回路 | |
| JPH06187256A (ja) | バストレース機構 | |
| US5734481A (en) | Copying apparatus for carrying out a copying operation between an active section and a stand-by section | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| SU1238094A1 (ru) | Устройство дл ввода информации от асинхронных абонентов | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPH03100851A (ja) | 先入れ先出し記憶装置 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JP2978626B2 (ja) | Ｄｍａコントローラ | |
| JPS6249537A (ja) | デ−タバツフアコントロ−ラ | |
| JPS59123055A (ja) | 命令処理方式 | |
| JP2614284B2 (ja) | データ処理システムのリセット回路 | |
| JPS62216046A (ja) | 論理シミユレ−シヨン装置の記録制御方式 | |
| JPH01169654A (ja) | 非同期データ転送制御方式 | |
| JPH01251240A (ja) | 暴走検出方式 | |
| JPH0411887B2 (ja) | ||
| JPH04157552A (ja) | データ転送装置 | |
| JPH05173939A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
| JPS62295153A (ja) | 共通バス情報履歴記録装置 | |
| JPH0822443A (ja) | プロセッサ間のデータ転送方式 | |
| JPH04127259A (ja) | 共用ｒａｍにおける重複書き込み禁止回路 | |
| JPH03180953A (ja) | Ｄｍａ制御方式 | |
| JPH0488452A (ja) | データ抜け検出回路 |