JPH0488452A - データ抜け検出回路 - Google Patents

データ抜け検出回路

Info

Publication number
JPH0488452A
JPH0488452A JP2197195A JP19719590A JPH0488452A JP H0488452 A JPH0488452 A JP H0488452A JP 2197195 A JP2197195 A JP 2197195A JP 19719590 A JP19719590 A JP 19719590A JP H0488452 A JPH0488452 A JP H0488452A
Authority
JP
Japan
Prior art keywords
peripheral device
data
signal
dma
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2197195A
Other languages
English (en)
Inventor
Makoto Kimoto
誠 木本
Moriyuki Minewaki
盛行 峰脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP2197195A priority Critical patent/JPH0488452A/ja
Publication of JPH0488452A publication Critical patent/JPH0488452A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ抜け検出回路に関し、特に情報処理装置
を構成する各種制御装置などの周辺装置との間のデータ
転送中に生ずるデータ抜けの検出を行うデータ抜け検出
回路に関する。
〔従来の技術〕
従来この種のデータ抜け検出回路は、DMA部のメモリ
ー転送に関してのみ転送レングス・カウンタを持ってお
り、メモリ転送数のカウントを行っていた。また、転送
数のチエツクについては、プログラムによりレングス・
カウンターの値を引き去り、残レングスから転送レング
スのチエツクを行っていた。
〔発明が解決しようとする課題〕
上述した従来のデータ抜け検出回路は、メモリとの転送
レングスカウンタを制御ボード内に持つことにより、メ
モリと制御ボード間のメモリ転送数をカウントしている
。しかしこの場合、メモリと制御ボード間での転送数し
かカウントしていない為、周辺装置と制御ボード間のデ
ータ転送数が不明となり、周辺装置へ送るデータ、周辺
装置から受けるデータが、完全に転送されたか確認でき
ず、データ抜けが発生しても検出できないという欠点が
ある。
〔課題を解決するための手段〕
本発明のデータ抜け検出回路は、 中央処理装置に接続され周辺装置を接続する入出力制御
装置において、メモリーへの入出力回数をカウントする
DMA入出力カウンタと、周辺装置への入出力回数をカ
ウントする周辺装置アクセスカウンタと、前記DMA入
出力カウンタと周辺装置アクセスカウンタとの両カウン
ト値を比較する比較部とを備えて構成される。
〔実施例〕
以下、本発明の詳細をその実施例につき、図面を参照し
て説明する。
第1図は、本発明の一実施例のデータ抜け検出回路を備
えた周辺装置入出力制御ボードを構成するブロック図で
ある。
第1図において、lは中央処理装置、2は主記憶装置(
以下「メモリJと称す)、3はメモリとのデータ転送を
制御するDMA入出力制御部、4は周辺装置とのデータ
転送を制御する周辺入出力制御部、5は周辺装置、6は
DMA転送の実行回数をカウントするDMA入出力カウ
ンタ、7は周辺装置とのデータ転送回数をカウントする
周辺装置アクセスカウンタ、8はカウンタ6・7のカウ
ント値を比較する比較部、9はシステムバス。
10は内部制御バス、11はDMAカウントアツプ信号
、12はDMA終了信号、13は周辺装置からのデータ
転送カウントアツプ信号、14は周辺装置のデータ転送
終了信号、15は周辺装置制御バス、16はDMAカウ
ント値を示す信号。
17は周辺装置の転送カウント値を示す信号。
18はデータ抜け検出信号、19は周辺装置入出力制御
ボードである。
このように構成された装置の動作を説明すると、次の通
りである。
動作の一例として、周辺装置からのデータ・リード時に
ついて説明する。中央処理装W1よりDM A NJ 
8部3にメモリライトモードがセットされ、つづけて周
辺装置5ヘデータ・リード命令がセットされ、DMAと
周辺装置5に動作起動がかけられる。この起動により周
辺装置5からデータと書き込み信号が、バス15より周
辺入出力制御部4へ送られてくる。周辺入出力制御部4
は、バス15からの信号をもとにカウントアツプ信号1
3をアクティブにし、周辺装置アクセスカウンタ7をカ
ウントアツプする。そして入力したデータをDMA入出
力制御部3の制御に従い、メモリ2へDAMにより書き
込みを行う、このとき、DMA入出力制御部3はDMA
カウント信号11をアクティブにし、DMA入出力カウ
ンタ6をカウントアツプする。
以上の動作を、周辺装置データ転送終了信号14と、D
MA終了信号12とがともにアクティブになるまで行う
ものとする。そして、DMA終了信号12と周辺装置の
データ転送終了信号14との終了信号がアクティブにな
ったところで比較部8が、DMA入出力カウンタ6と周
辺装置アクセスカウンタ7からカウント値をDMAカウ
ント値を示す信号16・周辺装置の転送カウント値を示
す信号17を通じて取り込み、両カウント値の比較を行
う。このとき、両カウント値が不一致であった場合には
データ抜けが発生したものとし、データ抜け検出信号1
8とアクティブにし、エラーが発生したことを、中央処
理装置1へ通知する。
第2図は第1図における各動作タイミングを示したタイ
ミングチャートである。1aは周辺装置制御バス15よ
り送られてくる周辺装置からの書き込み信号、2aは周
辺装置から送られてくるデータ、13はデータ転送カウ
ントアツプ信号。
14は周辺装置のデータ転送終了信号、lbは主記憶装
置2へのメモリ書き込み信号、11はDMAカウントア
ツプ信号、12はI)MA終了信号。
18はデータ抜け検出信号である。
以上の動作を説明すると次の通りである。
周辺装置からの書き込み信号1aがらの信号によりデー
タ転送カウントアツプ信号13のパルス信号を作り出す
。またメモリ書き込み信号1bの信号のアクティブ要因
を作り出す。この要因をもとにDMA入出力制御部3に
よりメモリ書き込み信号1bを作り出す、そしてDMA
カウントアツプ信号11はメモリ書き込み信号1bより
作り出す。このくり返しにより、周辺装置からメモリへ
のデータ転送が行われ、データ転送カウントアツプ信号
13とDMAカウントアツプ信号11とにより各カウン
タがカウントされていく。転送の終了としては周辺装置
側が終わるとDMA終了信号12の信号がアクティブと
なり、DMA側が終わるとデータ転送終了信号14の信
号がアクティブとなる。データ転送終了信号14とDM
A終了信号12との2つの信号がアクティブとなると比
較部8が動き出し、DMA入出力カウンタ6と周辺装置
アクセスカウンタ7との値を、DMAカウント値信号1
6と周辺装置転送カウント値信号17とから取込み、デ
ータ抜けのチエツクを行う、この時雨カウンタのカウン
ト値が一致しないときは、データ抜け検出信号18をア
クティブにし、データ抜けの発生を通知する。
次の転送に入る場合には、DMA及び周辺装置に対する
起動がかけられた時点で、両カウンタ6.7とデータ抜
け検出信号18がクリアされ、次の転送が行われる。第
2図の1cが起動開始ポイントである。
以上の動作が、周辺装置からのデータ読み出し時につい
ての説明である。また、データ書き込み時についても同
様の動作でデータ抜けを検出することができる。
なお、第1図および第2図の動作は、入出力制御ボード
におけるデータ抜け検出回路の一実施例を示したもので
ある。
〔発明の効果〕
以上説明したように本発明は、第1図および第2図で述
べたDMA入出力制御部31周辺入出力制御部4.DM
A入出力カウンタ69周辺装置アクセスカウンタ7、比
較部8とを入出力制御装置19内に備え、DMA時のメ
モリ転送数と、周辺装置からのデータ転送数とをカウン
トし、1つの転送起動命令の終了時に比較部8でのチエ
ツクを行うことにより、入8力制御装置内で発生するデ
ータ抜けを検出することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は本実施例の動作例を示すタイミングチャートであ
る。 1・・・中央処理装置、2・・・主記憶装置、3・・・
DMA入出力制御部、4・・・周辺装置入出力制御部、
5・・・周辺装置、6・・・DMA入出力カウンタ、7
・・・周辺装置アクセスカウンタ、8・・・比較部、9
・・・システムバス、10・・・内部制御バス、11・
・・DMAカウントアツプ信号、12・・・DMA終了
信号、13、・・周辺装置からのデータ転送カウントア
ツプ信号、14・・・周辺装置のデータ転送終了信号、
15−・・周辺装置制御バス、16・・・DMAカウン
ト値を示す信号、17・・・周辺装置の転送カウント値
を示す信号、18・・・データ抜け検出信号、19・・
・入出力制御装置、la・・・周辺装置からの書き込み
信号、2a・・・周辺装置から送られてくるデータ、1
b・・・メモリ書き込み信号。

Claims (1)

    【特許請求の範囲】
  1.  中央処理装置に接続され周辺装置を接続する入出力制
    御装置において、メモリーへの入出力回数をカウントす
    るDMA入出力カウンタと、周辺装置への入出力回数を
    カウントする周辺装置アクセスカウンタと、前記DMA
    入出力カウンタと周辺装置アクセスカウンタとの両カウ
    ント値を比較する比較部とを備えて成ることを特徴とす
    るデータ抜け検出回路。
JP2197195A 1990-07-25 1990-07-25 データ抜け検出回路 Pending JPH0488452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2197195A JPH0488452A (ja) 1990-07-25 1990-07-25 データ抜け検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2197195A JPH0488452A (ja) 1990-07-25 1990-07-25 データ抜け検出回路

Publications (1)

Publication Number Publication Date
JPH0488452A true JPH0488452A (ja) 1992-03-23

Family

ID=16370393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2197195A Pending JPH0488452A (ja) 1990-07-25 1990-07-25 データ抜け検出回路

Country Status (1)

Country Link
JP (1) JPH0488452A (ja)

Similar Documents

Publication Publication Date Title
JPH0488452A (ja) データ抜け検出回路
JP2789900B2 (ja) 状態履歴記憶装置
JPS6339069A (ja) デイジタル入出力制御装置の定周期割込み通知方法
JP2888654B2 (ja) データ入力制御方式
JP2978626B2 (ja) Dmaコントローラ
JP2979918B2 (ja) 割り込み検出回路
JPH02191043A (ja) ディジタル入力回路のチェック方法
JP2725680B2 (ja) バス異常検出回路
JPH01173245A (ja) 無応答検出回路
JPH01284971A (ja) ベクトル処理装置
JPH0784814A (ja) 計算機の誤り検出装置
JPH0234071B2 (ja)
JPH038040A (ja) 1ビット誤リ情報記憶装置
JPH04266147A (ja) バスアダプタ装置
JPH1068761A (ja) フェイル・サーチ回路
JPS6118061A (ja) 共有メモリ制御方式
JPH05108896A (ja) Icカードにおけるデータ転送方法
JPS61275967A (ja) 並列計算機におけるステ−タス読出し装置
JPH05173939A (ja) マルチマイクロプロセッサシステムの障害保守方式
JPS6194162A (ja) 時間監視制御機能を備えた情報処理装置
JPH033186A (ja) 先入れ先出しメモリ
JPH086870A (ja) データ転送装置
JPH01137474A (ja) データ記憶制御装置
JPS62121647U (ja)
JPH0256623A (ja) 電子計算機のデータエントリ方式