JPS6118061A - 共有メモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のプロセッサ等のマスタデバイス（以下
単にマスクという）が共有メモリを介してデータの転送
を行うシステムにおける共有メモリの制御方式に関する
ものである。

〔従来の技術〕

共有メモリを介してデータの転送を行うシステムにおい
ては、一般に共有メモリとこのメモリ内のデータをアク
セスするマスクとは、バスやケーブル等のデータチャネ
ルによって結合されている。

このようなシステムにおいて、特定のマスクが共有メモ
リを占有して、１回でアクセスできるメモリの単位（以
下これを小ブロックと呼ぶ）は、データチャネルの性能
や共有メモリ、バス等の有効利用を目的とした制御手順
等により、比較的小さく定められることが多い。このた
め複数個の小ブロックが連結して意味を持つデータ（以
下これを連結データと呼ぶ）を、共有メモリを介して転
送することが必要になる。

第５図はこのよう連結データの従来の転送方法を示す図
である。同図において、１，２はマスク、３は共有メモ
リを示し、データの書込み元であるマスタ１が共有メモ
リ３の内部の小ブロック１０〜１３で構成された連結デ
ータを書替え、データの読出し元であるマスタ２が、小
ブロック１０〜１３で構成された連結データを読出すこ
とによって、データの転送が行われる。なおここでデー
タの書込み、読出しはともに、小ブロック１０→１１−
１２→１３の順で行われるものとする。

このような連結データの転送方法によった場合、データ
の書込み元の共有メモリへの書込み動作と、そのデータ
の読出し元の読出し動作とが競合した場合には、正確な
データ転送が行われなくなる場合が生じる。

第６図は第５図に示されたデータ転送方法を採用した場
合において、データの書込みと読出しとが競合する場合
の例を示したものである。同図において１５は共有メモ
リにおける連結データの小ブロツク内のデータ内容を示
し、当初Ａ（＝ａｌ。

ａ２＋　　”　３＋　　ａ４）であったものが、データ
の書込み元であるマスタ１により順次書替えられてＢ（
−Ｊ、ｂ２．ｂ３．ｂ４）となる途中で、データの読出
し元であるマスタ２が順次読出しを行った結果、読出し
元であるマスタ２で読出したデータ１６が、図示のよう
に（ａＩ＋　　ｂ２＋　　ａ３＋ｂｑ）なる交錯したデ
ータとなったことが示されている。

このような連結データの転送時における、デー夕の読出
し、書込みの競合状態を制御するため、従来、連結デー
タごとにデータの使用中を示す使用中ビットを付加して
、連結データ単位で読出し。

書込みの排他制御を行う方法が知られている。

第７図は使用中ビットを付加するデータの転送方法を示
したものであって、同図において１４は使用中ビットを
示している。

第７図に示されたデータ転送方法における制御手順は次
のようにして行われる。

（１）書込み元のマスタ１または読出し元のマスタ２は
、連結データの書込み、読出しを行う前に使用中ビット
１４をチェックし、 （ａｌ使用中ビット１４がリセットされていれば、他の
書込み元または読出し元のマスクがこのリセット状態を
検出する前にこれをセットして、以後その連結データの
書込みまたは読出しを行い、 （ｂｌ使用中ビット１４がセットされていれば、連結デ
ータの書込みおよび読出しを待機させて、使用中ビット
１４がリセットされたのちに、上記＋８１項の処理を行
う。

（２）使用中ビット１４のリセットは、＋１１−　＋８
１項による連結データの書込み、または読出しが終了し
た時点で行う。

第７図に示されたような連結データごとに使用中ビット
を付加する方法では、連結データの容量が大きくなった
場合に、特定の書込み元がデータを書込み中、または特
定の読出し元がデータを読出し中に、連続して長時間使
用中の状態になるため、上述した（１）→）項の待機中
に次のような問題を生じる。

■　使用中ビットのリセットを、データの書込みや読出
しを行うマスクで連続監視する際に、マスクとなるプロ
セッサ等の処理が長時間占有される。

■　上記＋１１の問題を回避するために、適当な周期で
使用中ビットのリセ・ントを監視するようにした場合に
は、書込み動作と読出し動作とが同期した場合や、多数
の書込み元、読出し元の動作が競合した場合等に、特定
の書込み元または読出し元が使用中ビットのチェックに
おいて連続してセット状態を検出する事態を生じ、デー
タの書込みまたは読出しまでに長時間を要することにな
る。

〔発明が解決しようとする問題点〕

本発明の共有メモリ制御方式は、このような従来技術の
問題点を解決しようとするものであって、同一の連結デ
ータを複数のデータ書込み元、読出し元が同時に書込み
、読出しを行うことを可能にするとともに、書込み元、
読出し元のマスクとなるプロセッサ等の処理負荷を低減
し、データの書込み、読出しまでの時間を短縮すること
ができるようにしようとするものである。

〔問題点を解決するための手段〕

本発明の共有メモリ制御方式は、連結データの書込みま
たは読１１１シ中であっても、すでに書込みまたは読出
しの終了した小ブロックまでは読出しまたは書込みを行
ってもデータの交錯を生じないことに着目して、データ
の個々の小ブロックごとに使用中ビットを設け、前述の
従来方式の制御手順（１）項を、小ブロックごとの使用
中ビットのセットおよびデータの書込みに適用するとと
もに、以下の（２）〜（３）項の手順を加えて行うよう
にしたものである。

（２）使用中ビットのリセットは、前述の＋Ｉｌ−ｆａ
１項による小ブロックの書込みまたは読出しが終了した
後、Ｉａ）１＆続する小ブロックがあれば、その小ブロ
ックの使用中ピッｌ−を前述の（１）項の手順でセラｌ
−したのちに行い、 （ｂ＋　１＆続する小ブロックがなければ、即座に行う
。

（３）連結データ内の小ブロックの書込みおよび読ｊ１
１シの順序は、すべての書込み元、読出し元で同一とす
る。

（作　用〕 本発明の共有メモリ制御方式によれば、連結データの書
込み、読出しが競合した場合でも小ブロックの書込み、
読出しが競合しなければ、待機によるマスクを構成する
プロセッサ等の処理占有がなく、また特定の小ブロック
の書込みまたは読出しが競合した場合でも、その時点で
使用中ビットをセットしている書込み元または読出し元
が次の小ブロックの書込みまたは読出しに移行すれば、
書込みまたは読出しを終了した小ブロックを別の書込み
元または読出し元が使用できるため、待機の時間が少な
くなる。

〔実施例〕 第１図は本発明の共有メモリ制御方式の一実施例を示し
、小ブロツク単位に使用中ビットを付加して行う本発明
のデータ転送方法を説明している。

同図において、第５図におけると同じ部分は同し番号で
示されてお句、２０，２１．２２．２３は使用中ビット
を示している。

また第２図は第１図の実施例における、データの書込み
、読出し処理を示すフローチャートであって、すべての
連結データの書込み元、読出し元がこのフローチャート
に従って、連結データの書込み、読出しを行う。

第２図において、処理１００，１０２，１０３゜１０４
および判断１０】は、連結データにおける最初の小ブロ
ックの使用中ビットのチェックおよび七゛ントを行う部
分を示している。ここで処理１００．１０３，１０４は
、複数の書込み元、読出し元による使用中ビットのチェ
ックおよびセットの排他制御用の処理で、特定の書込み
元または読出し元のチェックからセットまでは他の書込
み元や読出し元のチェックを不可としている。また判断
ＩＯＩによるループ構造は、使用中ビットがセットされ
ている場合の、使用中ビットの連続監視動作を表してい
る。

すなわち書込み元または読出し元はまず共有メモリの占
有権を獲得しく処理１００）、次に先頭の小ブロックが
使用中であるか否かを判断する（処理１０１）。使用中
毎でなければ先頭の小ブロックの使用中ビットをセット
して（処理１０２）、共有メモリの占有権を解１１する
（処理１ｏ３）。

もしも先頭の小ブロックが使用中であったときは、共有
メモリの占有権が開放されたとき（処理１０４）、共有
メモリの占有権獲得の処理を行う（処理１００）。

以上のようにして小ブロックの使用権を獲得しく１０） た後、小ブロックの書込みまたは読出しの処理を行う（
処理１０５）。

次の判断１０　ｆｉ　＆；ｌ：　Ｊｌ終の小ブロックの
処理とそれ以前の小ブロックの処理とを区別するもので
あって、最終の小ブロックの書込みまたは読出しが完了
しているか否かを判断しく処理１０６）、完了していれ
ば最終の小ブロックの使用中ピッｌ−のリセットのみを
行う（処理１１３）。

処理１０７，１０９，１１０，１１１および判断１０Ｂ
は、２番目以後の小ブロックに対して処理１００，１０
２，１０３．１０４および１１１１折１０１と同様の処
理を行うものである。すなわち最終の小ブロックの書込
みまたは読出しが完了していなかったときは、書込み元
または読出し元はまず共有メモリの占有権を獲得しく処
理１０７）、その後火の小ブロックが使用中であるか否
かを判断する（処理１０Ｂ）。使用中でなければ次の小
ブロックの使用中ビットをセットして（処理１０９）、
共有メモリの占有権を開放する（処理１１０）。もしも
次の小ブロックが使用中であったときは、Ｊ（有メモリ
の占有権が開放されたとき（処理１１．１）、共有メモ
リの占有権獲得の処理を行う（処理１０７）。

次の処理１１２は本発明の制御方式の１つの特徴をなす
もので、処理１０９により後続する小ブロックの使用中
ビットをセットして後に、書込みまたは読出しを完了し
た小ブロックの使用中ビットをリセットして（処理１１
２）、さらに次の小ブロックの書込みまたは読出しを行
う（処理１０５）。以下同様の処理を繰り返して最終の
小ブロックまで処理を行い、完了したとき前述のように
処理１１３を行って終了する。

第３図および第４図は本発明の共有メモリ制御方式の他
の実施例を示したものであって、第３図はデータの書込
み、読出しを示すフローチャート、第４図は共有メモリ
側の使用中ビットの制御回路の構成例を示している。

この実施例では、偶数番地のメモリとその次の奇数番地
のメモリとで小ブロックを構成する。第４図に示された
制御回路によって、偶数番地のメモリの書込み、読出し
動作により、その小ブロックの使用中ビットがリセット
されている場合にはこれをセットし、すでにセットされ
ている場合にはＦＡＩＩ、信号によってマスクを構成す
るプロセッサ等に書込み、読出し禁止状態を通知する。

使用中ビットのリセットは偶数番地のメモリの書込み、
読出し動作によって行う。従って前述の実施例と比較し
て本実施例の場合は、第４図に示された制御回路によっ
て使用中ビットのチェックおよびセットを行うため、第
２図のフローチャートにおける処理１００，１０３，１
０４，１０７，１１０．１１１が不要になる。

第３図において、まず共有メモリの先頭の小ブロックの
偶数番地（２Ｎ番地）に対して書込みまたは読出し動作
を行い（処理１２０）、次に使用中ビットをセットでき
たか否かを判断する（判断１２１）。失敗または成功の
判定は、第４図の制御回路からＦＡＩＬ信号が出力され
たか否かによる。失敗であったときは、再び２Ｎ番地の
書込みまたは読出しを行い（処理１２０）、成功であつ
たときは、書込みまたは読出しの番地を決定するカウン
タの値を、０からｎにする初期設定を行う（処理１２２
）。

判断１２３は最終の小ブロックの場合に、最終の小ブロ
ックの処理とそれ以前の小ブロックの処理とを区別する
ものであって、最終の小ブロックの場合はその小ブロッ
クの奇数番地への書込みまたは読出しとともに、使用中
ビットのリセットを行って（処理１２８）、全体の処理
を終了する。

処理１２４および判断１２５は、先頭の小ブロツク以外
の小ブロックの偶数番地への書込みまたは読出しおよび
使用中ビットのセットを行うものである。すなわち判断
１２３において最終の小ブロックでなかったときは、（
２Ｎ＋２ｎ＋２）番地に対して書込みまたは読出し動作
を行い（処理１２４）、次に使用中ビットをセットでき
たか否かを判断する（判断１２５）。失敗または成功の
判定は判断１２１と同様に行い、失敗であったときは、
再び（２Ｎ＋２ｎ＋２）番地の書込みまたは読出しを行
い（処理１２４）、成功であったときは直前の小ブに１
ツクの偶数番地である（２ｎ＋２ｎ＋１）番地の書込み
または読出しを行うとともに、使用中ビットのリセット
を行い（処理１２６）、次に書込みまたは読出しの番地
を決定するカウンタの値を＋１して（処理１２７）、再
び処理１２３に戻って以下同様の処理を繰り返す。

このように処理１２７により小ブロックの書込みまたは
読出し順は、番地の順に一意的に定まる。

第４図において５０はメモリ、５２はナントゲート、５
３はオアゲート、５４．．５５はインバータ、５６，５
７．５８はアンドゲートである。

メモリ５０は使用中ビットの状態を記憶する１×２　ビ
ットの双方向メモリであって、その出力ゲートＯＵＴの
出力がハイ　（Ｈ）　レベルのとき、小ブロックの使用
中を表している。またビニシアル時には、すべての小ブ
ロックの奇数アドレスを読出す等の方法で、すべての使
用中ビットがリセットされる。メモリ５０に入力される
アドレス選択信号は、データ選択用のアドレス信号（ｉ
Ａ。

〜ｉＡｍ）のうち最下位ビット（ｉＡｏ）以外を、メモ
リ５０のチウプ内アドレスの入カゲー１−（ＡＯ〜Ａ　
ｍ−１）に入力し、偶数アドレスおよび奇数アドレスか
らなる２データ（すなわち１つの小ブロック）に対して
１ビツトの使用中ビットを割り付けている。

ナントゲート５２．オアゲート５３およびアントゲ−１
−５８はメモリ５０への書込みのタイミング制御を行う
ものである。アドレス信号の最下位ビット（ｉＡＯ）は
、データアドレスが奇数の場合ハイ０１）レベル、偶数
の場合ロー（Ｉ、）レベルであって、奇数の場合は無条
件に、偶数のときはメモリ５０の出力ＯＵＴがロー（Ｌ
　）レベルのときに、オアゲート５３の出力とデータア
ドレス確立信Ｌａ、ｏＫとがアンドゲート５８において
論理積をとられることによって、メモリ５０の書込みパ
ルス入力ゲートＷＴ　（ハイレベルで書込み）への書込
みパルスが発生する。このパルスは同時に図示されない
データメモリへの書込み許可信号（ｉＷＴＥ）として出
力される。

一方、アドレス信号の最下位ビット（ｉＡｏ）は、イン
バータ５４を経て反転されてメモリ５０の入力ゲートＩ
Ｎに加えられる。これによってメモリ５０に対して書込
みパルスＷＴの発生時、データアドレスが偶数の場合は
ハイ　（■））レベル入力（使用中ビットのセット入力
）が与えられ、データアドレスが奇数の場合はロー（Ｌ
）レベル入力（使用中ビットのリセット入力）が与えら
れる。

またインバータ５５．アンドゲート５６，５７によって
、使用中ビットがセットされている小ブロツク内の偶数
アドレスへの書込み、読出し動作が行われたとき、Ｆ　
Ａ　Ｔ　Ｌ信号を出力する。

〔発明の効果〕

以上説明したように本発明の共有メモリ制御方式におい
ては、個々の小ブロックに使用中ビットを設け、すべて
の書込み元、読出し元で小ブロックの書込み順、読出し
順を統一し、連結データの書込み、読出しに際しては、
次の小ブロックの使用中ビットをチェックして、 （１）リセットされていればこれをセットした後（また
は同時に）、書込み、＠出しを終了した小プロツクの使
用中ビットをリセットし、 （２）セットされていればリセットされるまで連続監視
を行って、上記（１）項の動作を行うようにしたので、
連結データの書込み、読出しが競合した場合でも、小ブ
ロックの書込み、読出しが競合しなければ、待機による
マスクを構成するプロセッサ等の処理占有はない。また
特定の小ブロックの書込みや読出しが競合した場合でも
、その時点で使用中ビットをセットしている書込み元ま
たは読出し元が次の小ブロックの書込みまたは読出しに
移行すれば、書込み、読出しを終了した小ブロックは別
の書込み元または読出し元が使用できるため、待機の時
間が、少ない。

従って本発明の共有メモリ制御方式によれば、従来方式
に比べて連結データの容量が多くなった場合でも、待機
中のマスクを構成するプロセッサ等の処理占有時間が短
く、また使用中ビットの監視を連続監視としたことによ
って、データの書込み、読出しの時間が短くなる。これ
によってデータの書込みや読出しを行うプロセッサ等の
処理負荷の軽減およびデータ転送時間の短縮が可能にな
る。

【図面の簡単な説明】

第１図は本発明の共有メモリ制御方式の一実施例を示す
図、第２図は第１図の実施例における、データの書込み
、読出し処理を示すフローチャート、第３図は本発明の
共有メモリ制御方式の他の実施例におけるデータの書込
み、読出しを示すフローチャート、第４図は第３図の実
施例における共有メモリ側の使用中ビットの制御回路の
構成例を示す図、第５図は連結データの従来の転送方法
を示す図、第６図は第５図に示されたデータ転送方法に
おけるデータの書込みと読出しとの競合を示す図、第７
図は使用中ビットを付加するデータの転送方法を示す図
である。 ■、２・−マスタ、３−・共有メモリ、１０〜１３・−
小ブロック、１４−使用中ビット、１５−・連結データ
の小ブロツク内のデータ内容、１６・・−読出されたデ
ータ、２０，２１，２２．２３−使用中ビット、５０−
メモリ、５２−ナントゲート、５３−オアゲート、５４
．５５−インバータ、５６゜５７．５８−−−アンドゲ
ート 特許出願人　　冨士ファコム制御株式会社代理人　　弁
理士　玉蟲久五部　（外２名〉へ　介 い− 第３図 笑５図 第７図 １４　　・・・使用中ビット

Claims (1)

【特許請求の範囲】
1. 複数のマスタデバイスが共有メモリを介してデータの転
   送を行うシステムにおいて、該共有メモリの小ブロック
   ごとに該小ブロックの使用中を示す使用中ビットを設け
   、複数のデータが連結して意味を持つ連結データの書込
   みまたは読出しに際し、連結データ内の小ブロックの書
   込みおよび読出しの順序をすべてのマスタデバイスにつ
   いて同一とし、各マスタデバイスは先頭の小ブロックへ
   のデータの書込みまたは読出し前に使用中ビットをチェ
   ックしてリセットされていれば他のマスタデバイスが該
   リセット状態を検出する以前にこれをセットして以後該
   小ブロックの書込みまたは読出しを行い、使用中ビット
   がセットされていればリセットされるまで該使用中ビッ
   トの連続監視を行つてリセット状態を検出したときこれ
   をセットしてその小ブロックにデータの書込みまたは読
   出しを行つて書込みまたは読出し終了時使用中ビットを
   リセットし、さらに後続する小ブロックがあれば該後続
   する小ブロックの使用中ビットを先頭の小ブロックの場
   合と同様にしてリセットされていればセットしてセット
   されていればリセットを待つてセットしてデータの書込
   みまたは読出しを行つたのち使用中ビットをリセットし
   、後続する小ブロックがないときは直ちに使用中ビット
   をリセットすることによつて、各マスタデバイス間のデ
   ータ書込みおよび読出しの競合制御を行うことを特徴と
   する共有メモリ制御方式。