JPS6339069A - デイジタル入出力制御装置の定周期割込み通知方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は１通信機器、制御機器などに利用するディジタ
ル入出力制御装置の割込み通知方法に関する。

従来の技術 第２図はディジタル入出力制御装置のブロック図を示し
、これを用いて、従来のディジタル入出力制御装置Ａの
動作を説明する。ディジタル出力信号は上位ＣＰＵ結合
回路１から出力バッファ２を通して出力ゲート３より出
力される。ディジタル入力信号は入力ゲート４から入力
バッファ５と。

サンプリングバッファ６に入力される０割込みプログラ
ム制御部７はサンプリングバッファ６をタイマ割込みな
どのプログラム制御により定周期でサンプリングし、メ
モリに取り込んだ１周期前のサンプリングデータと比較
することにより、このディジタル入力信号の変化をチエ
ツクする。そして、割込みプログラム制御部７は入力信
号の変化を検出すると、上記ＣＰＵ結合バス８を通して
上位ＣＰＵ９へ割込み通知を行い、それを受けて上位Ｃ
ＰＵ９は入力バッファ５の内容を上位ＣＰＵ結合回路１
を通して読み、入力信号の変化を確認する。また、２度
読みなどにより発生するチャタリングの防止など、プロ
グラムの変更によっても融通性のある処理をすることが
できる。

第３図（ａ）はこのときの状態を示し、短い定周期のサ
ンプリング１１によりディジタル入力信号が（ｆ（）”
から“１″に変化したことを検出すると、所定回数の変
化を認識した後１割込み通知１２を上位ＣＰＵ９に出力
し、上位ＣＰＵ９は上位ＣＰＵサンプリング１３により
入力信号の変化を確認する。

このように、上記従来のディジタル入出力制御装置の定
周期割込み通知方法でも、不安定なディジタル入力信号
のチャタリングを吸収して、ある程度正確に入力信号の
変化を検出することができる。

発明が解決しようとする問題点 しかしながら、上記従来のディジタル入力信号制御装置
の定周期割込み通知方法では、割込みプログラム制御部
７が入力信号の変化と認識したサンプリングの時点と、
上位ＣＰＵ９が割込み通知を受けて上位ＣＰＵサンプリ
ングする時点が第３図（ａ）に示すように異なるため、
ディジタル入力信号が不安定であると、プログラム制御
によってチャタリングを吸収しても、ディジタル入出力
制御装置が変化と認識した入力データと上位ＣＰＵ９が
サンプリングするデータが異なることがありうる。この
ようなことがおこると、上位ＣＰＵ９は入力信号の変化
を認識できず、その変化に対する措置もなされない一π
態がおこるという問題点があった。

本発明はこのような従来の問題点を解決するものであり
、上位ＣＰＵにあまり負荷がかからないようにしたまま
、ディジタル入力信号の変化検出による通知を確実に行
うことのできる定周期割込み通知方法を提供することを
目的とするものである。

問題点を解決するための手段 本発明は上記問題点を解決するために、プログラム制御
による変化検出の割込み通知のほかに、サンプリングに
用いているタイマなどを利用して、長い定周期の割込み
通知をすることによって、上位ＣＰＵが上記長い定周期
で定期的に入力信号のチエツクをするようにしたもので
ある。

作用 上記方法により、はげしいチャタリングなどのなんらか
の要因からおこった変化を検出したディジタル入出力制
御装置からの割込み通知による入力信号の変化の検出を
上位ＣＰＵが認識できないようなことがあっても、長い
定周期の割込み通知により再度入力信号を確認させるこ
とができ、認識できないような事態を補正することがで
きる。

それとともにディジタル入出力制御装置のＣＰＵの動作
確認も行うことができる。

実施例 以下本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例のフローを示し、第２図のデ
ィジタル入出力制御装置における割込みプログラム制御
部のプログラムフローの一例である。

次に上記実施例の動作について説明する。第２図におい
て、ディジタル出力信号は上位ＣＰＵ回路１から出力バ
ッファを通して出力ゲート３より出力される。ディジタ
ル入力信号は入力ゲート４から入力バッファ５とサンプ
リングバッファ６に送信され、ＣＰＵを内蔵した割込み
プログラム制御部７のプログラム制御によりタイマ割込
みなどによる定周期でサンプリングバッファ６よりサン
プリングされ、変化検出のために前サンプリングデータ
との比較が行われる。

たとえば第１図（ａ）のようにまずステップａでサンプ
リングし、ステップｂで以前数回のサンプリングデータ
と比較し、入力信号が変化しなくても、あるいは変化し
たあとにでも安定していることを確認する。安定してい
れば、ステップＣで前側込み通知時のデータと比較し、
入力信号に変化がおこっているかどうかを確認する。変
化がおこっていれば、ステップｄで上位ＣＰＵ９に割込
み通知する。

通知された上位ＣＰＵ９は、これを受けて入力バッファ
５をサンプリングし、入力信号の変化を確認する。これ
だけによる割込み通知方式では、変化を認識できないこ
ともありうるため、それに加えてサンプリングのタイマ
などを利用して、サンプリングよりももっと長い定周期
で定期的に上位ＣＰＵ９に割込み通知を行うようにする
。

第３図（ｂ）はこのときの状態を示し、状態が変化しな
くても、長い定周期のタイミング１４で割込み通知１５
を出力し、上位ＣＰＵサンプリング１６によりそのとき
の状態を確認する。また通常時の定周期のサンプリング
１１により状態の変化を検出したときには第３図（ａ）
と同様割込み通知１２を出力し、上位サンプリング１３
によりそのときの状態を確認する。

このように、上記例によれば、たとえ上位ＣＰＵ９が変
化割込み通知による入力信号の変化検出の認識ができな
くても、第３図（ｂ）のように、ステップｅでタイマ割
込みなどによるサンプリングを行ない、ステップｆで長
い定周期の上位ＣＰＵ９への割込み通知により、ディジ
タル入出力制御装置が認識している入力信号の状態と、
上位ＣＰＵが確認している入力信号の状態を合わせるこ
とができることになり１合わなかった場合のりカバリ−
ができるという利点を有する。

なお、長い周期のタイミングはサンプリングのタイマな
どを利用してもよく、別のタイマによりサンプリングと
は無関係に行なってもよい。

また、この長い定周期の割込み通知は、このディジタル
入出力制御装置のＣＰＵの動作確認も行なうという効果
も有する。

発明の効果 以上本発明によれば、長い定周期の割込み通知を付加す
るようにしたので、ディジタル人出力制御装置の割込み
プログラム制御部が認識している入力信号の状態と上位
ＣＰＵが認識している入力信号の状態が合わなくなって
も、そのリカバリーが必ずできるという効果を有し、ま
た、それとともに、ディジタル入出力制御装置のＣＰＵ
の動作確認も同時に行うことができるという効果を有す
る。

【図面の簡単な説明】

第１図（ａ）　（ｂ）は本発明の一実施例を示すサンプ
リングおよび変化検出の割込みプログラム制御のフロー
チャート、第２図は本発明の方法を実施するディジタル
入出力制御装置のブロック図、第３図（ａ）　（ｂ）は
従来例と本発明におけるディジタル入力信号のチャタリ
ング例とサンプリングタイミングを示す図である。 １・・・上位ＣＰＵ結合回路、２・・・出力バッファ、
５・・・入力バッファ、６・・・サンプリングバッファ
。 ７・・・割込みプログラム制御部、９・・・上位ＣＰＵ
代理人　　　森　　本　　義　　弘 第１図 が〉７’ｑ；グーＪひ゛変イを検出の騙ブｂグラム宥ｌ
彷Ｐの７０−千マート （ａ）　　　　　　　（ｂ）

Claims (1)

【特許請求の範囲】
1. １、入出力バッファに上位ＣＰＵ結合回路を介して接続
   される上位ＣＰＵに、割込みプログラム制御部により割
   込み通知を行なうに際し、定周期サンプリングより長い
   周期の割込み通知タイミングを付加して、上位ＣＰＵに
   よる入力信号変化の認識を補正するディジタル入出力制
   御装置の定周期割込み通知方法。