JPS62182960A - 入出力制御装置の接続検知装置 - Google Patents

入出力制御装置の接続検知装置

Info

Publication number
JPS62182960A
JPS62182960A JP2541886A JP2541886A JPS62182960A JP S62182960 A JPS62182960 A JP S62182960A JP 2541886 A JP2541886 A JP 2541886A JP 2541886 A JP2541886 A JP 2541886A JP S62182960 A JPS62182960 A JP S62182960A
Authority
JP
Japan
Prior art keywords
input
output control
control device
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2541886A
Other languages
English (en)
Inventor
Shunichi Yoshida
俊一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2541886A priority Critical patent/JPS62182960A/ja
Publication of JPS62182960A publication Critical patent/JPS62182960A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ処理装置内に接続される入出力制御
装置に関して、どの様な種類の入出力装置が接続されて
いるかを、中央処理装置が知るための検知装置に関する
ものである。
〔従来の技術〕
従来、バスに接続されている入出力制御装置の種類を中
央処理装置が知るためには、パン千カードや紙テープあ
るいはオペレータによるキーボードからの直接入力等に
よって、システム構成データとして入力する方法と、コ
アメモリ等の不揮発メモリないしはバッテリにより内容
保持の行なわれる半導体メモリ等の手段によって、シス
テム構成データとして中央処理装置へ伝えていた。
〔発明が解決りようとする問題点〕
従来の前記方法たよれば、入出力制御装置の種類を増設
して増やしたシ、変更したときに、システム構成データ
も一諸にオペレータの介在のもとに変更しなければなち
ないという欠点があった。
との発明け、上記の様な欠点を解消するためになされた
ものであって、入出力制御装置の種類を増設置て増やし
たり、変更しても、オペレータの介在を一切必要とせず
に、バスに接続されている入出力制御装置の種類を知る
ことができる入出力制御装置の接続検知装置を得ること
を目的とするものである。
〔間“1・4点を解決するための手段〕この発明に係る
入出力制御装置の接続検知装置は、無動作状態でハイレ
ベルである複数本のデータ線を有する滋−のバスに接続
されている入出力制御装置の種類を中央処理装置が知る
ための入出力制御装置検知命令を中央処理装置に設け、
該入出力制御装置検知命令の実行を検出【て該バスの専
用信号線にストローブ信号を送出するデコーダ回路を中
央処理装置に備え、異なる入出力制御装置間で重複t、
 frい様、あらかじめ定められた特定の1本のデータ
線に該ストローブ信号によって。
ローレベルを送出する回路を各入出力制御装置に持った
ものである。
〔作用〕
この発明における入出力制御装置の接続検知装置は、上
記デコーダ回路によシパスの専用信号線に送出されるス
トローブ信号により、各入出力制御装置が各々にあらか
じめ割付けちれているバスの特定のデータ線に各入出力
制御装置からローレベルが送出され、該データ線上のレ
ベルを中央処理装置が読取ることによって、どの様な種
類の入出力制御装置がバスに払・絖されているかを中央
処理装置が知ることができる。
〔発明の実施例〕
以下、この発明の一実施例について説明する。
第1図において、(1)はバス、(2)け該バス中のデ
ータ線、(3)は中央処理装置、(41は入出力制御装
置検知命令の実行を検出1てバスの専用信号線にストロ
ーブ信号を送出するデコーダ回路、(51は該ストロー
ブ信号をバスに送出するための専用信号線。
(6)け入出力制御装w1.(71は入出力制御装置の
持つローレベル送出回路、(8)は(6)とは異なる入
出力制御装置2である。
バスfil中のデータ線(2)は、中央処理装置(31
や入出力制御装置(6)及び(81がバスを1吏用して
いないときはハイレベルにある。中央処理装置(3)が
、入出力制御装置検知命令を実行Eようとしたとき、デ
コーダ回路(4)からストローブ信号が専用信号線(5
)に送出され、入出力制御装置1t(61及び(81は
各々ローレベル送出回路(7)からストローブ信号が専
用信号線(5)の上で有意である間、入出力制御装に1
 (61はデータ線(2)のうちのDOに、入出力制御
装置2(8)けデータ線(2)のうちD2に、ローレベ
ルを送出する。該データ線(2)上の信号レベルを中央
処理装置(3)が、該ストローブ信号が有意でなくなる
直前に読取ることによって、該中央処理装置(31が入
出力制御装置1(6)及び入出力制御装置2(8)かバ
スに接続されていることを知ることができる。
第2図は、上記のストローブ信号とデータ線へのローレ
ベル送出とを示すタイミングチャートである。第2図に
おいて、ストローブ信号はローレベル有意で示1ており
、ストローブ信号線(51が有意(ローレベル)である
とき、入出力制御装置1(6)けデータ線(2)のらち
のDOへローレベルを送出し、入出力制御装置21RI
はデータ線(2)のうちのD2ヘローレベルを送出する
ことを示している。
なお、上記実IiB例では、入出力制御装置が2種類の
場合について説明したが1本発明けこれに限らず入出力
制御装置は1つまたは複動であってもよい。
また、データ線についても上記実施例では8本であるが
、1本以上であれば何本でも良い。
更に、ストローブ信号、入出力制御装置検知命令は1種
類の場合について実施例を説明したが。
複数種あってもよい。
〔弁明の効果〕
以上の様に、この発明によれば、入出力制御装着の接続
の有無を入出力制御装置の種類ごとに。
入出力制御装置検知命令の実行によって知ることができ
るという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例による入出力制御装置の接
続検知装置を示すブロック図、第2図は。 この発明の一実施例の第1図での信号のタイミングチャ
ートである。 filけバス、(2)はデータ線、(31け中央処理装
置。 (41け入出力制御装置検知命令のデコーダ回路、(5
1ハテコ一ダ回路(41からのストローブ信号をバス(
1+に送出するための専用信号線、(6)は入出力制御
装置1.(71はローレベル送出回路、(8)は入出力
制御装置2である。 なお9図中同一または相当部分には同一の符号を付けで
ある。

Claims (1)

    【特許請求の範囲】
  1. 無動作状態でハイレベルである複数本のデータ線を有す
    る単一のバスによつて、一つの中央処理装置と一つまた
    は複数の入出力制御装置が接続されるデータ処理装置に
    おいて、バスに接続されている入出力制御装置の種類を
    中央処理装置が知るための、一つまたは複数種の入出力
    制御装置検知命令を中央処理装置に設け、該入出力制御
    装置検知命令の実行を検出して該バスの一つまたは複数
    種の専用信号線に一つまたは複数種のストローブ信号を
    送出するデコーダ回路を中央処理装置に備え、異なる入
    出力制御装置間で重複しない様、あらかじめ定められた
    特定の1本のデータ線に該ストローブ信号によつて各入
    出力制御装置が同時にローレベルを送出する回路を各入
    出力制御装置に持つことを特徴とする入出力制御装置の
    接続検知装置。
JP2541886A 1986-02-07 1986-02-07 入出力制御装置の接続検知装置 Pending JPS62182960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2541886A JPS62182960A (ja) 1986-02-07 1986-02-07 入出力制御装置の接続検知装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2541886A JPS62182960A (ja) 1986-02-07 1986-02-07 入出力制御装置の接続検知装置

Publications (1)

Publication Number Publication Date
JPS62182960A true JPS62182960A (ja) 1987-08-11

Family

ID=12165394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2541886A Pending JPS62182960A (ja) 1986-02-07 1986-02-07 入出力制御装置の接続検知装置

Country Status (1)

Country Link
JP (1) JPS62182960A (ja)

Similar Documents

Publication Publication Date Title
JPH0141075B2 (ja)
CA2026737A1 (en) Bus master interface circuit with transparent preemption of a data transfer controller
JPS62182960A (ja) 入出力制御装置の接続検知装置
JPS57150058A (en) Information processing system
JPH02230356A (ja) 情報処理装置のバス拡張装置
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JP3548943B2 (ja) 割り込み制御方法
JPS63280364A (ja) デ−タ転送制御方式
JP2642489B2 (ja) マルチポート切換え制御方式
JP3086245B2 (ja) 他系アクセス指定装置
JPS61134862A (ja) Cpuウエイト時間制御方式
JP2870837B2 (ja) 中央演算処理装置の調停回路
JPS61269545A (ja) 計算機システム
JPH02271449A (ja) バス障害検出方式
JPS63268053A (ja) バス制御装置
JPS61144143A (ja) 双方向バス回路
JPS5887612A (ja) 入出力制御診断装置
JPH02196316A (ja) 共通バス接続装置
JPS63296428A (ja) 入出力バス制御方式
JPH04182855A (ja) 情報処理システムの入出力制御方式
JPS63197260A (ja) 記憶装置制御方式
JPH0666822B2 (ja) 回線増設方式
JPH01276241A (ja) 多重割り込み装置
JPS62262169A (ja) デ−タ転送方式
JPH02250595A (ja) 障害情報収集方式