JPH04182855A - 情報処理システムの入出力制御方式 - Google Patents
情報処理システムの入出力制御方式Info
- Publication number
- JPH04182855A JPH04182855A JP31362190A JP31362190A JPH04182855A JP H04182855 A JPH04182855 A JP H04182855A JP 31362190 A JP31362190 A JP 31362190A JP 31362190 A JP31362190 A JP 31362190A JP H04182855 A JPH04182855 A JP H04182855A
- Authority
- JP
- Japan
- Prior art keywords
- status
- information processing
- input
- processing system
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 abstract description 4
- 230000000977 initiatory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムの入出力制御方式に関し、特
に中央処理装置２記憶装置及び入出力制御装置を有して
データ転送を行う情報処理システムの入出力制御方式に
関する。
に中央処理装置２記憶装置及び入出力制御装置を有して
データ転送を行う情報処理システムの入出力制御方式に
関する。
従来の情報処理システムは、他局の情報処理システムと
の間で相互にデータ転送を行う場合、例えば、第１の情
報処理システムがら第２の情報処理システムに対しデー
タ転送を行う場合、第１の情報処理システムの入出力制
御装置がらステータスラインにより、第２の情報処理シ
ステムの入出力制御装置に割込むと同時にステータスを
送る。
の間で相互にデータ転送を行う場合、例えば、第１の情
報処理システムがら第２の情報処理システムに対しデー
タ転送を行う場合、第１の情報処理システムの入出力制
御装置がらステータスラインにより、第２の情報処理シ
ステムの入出力制御装置に割込むと同時にステータスを
送る。
これにより、第２の情報処理システムの中央処理装置が
割込みを受は取り、ステータスを解析してそれに対する
応答動作を行う、データ転送を行う際には、制御ハンド
シェイクラインにより相互にシステム間の動作の同期を
とり、記憶装置にあるデータの受渡しをデータラインに
より行う。
割込みを受は取り、ステータスを解析してそれに対する
応答動作を行う、データ転送を行う際には、制御ハンド
シェイクラインにより相互にシステム間の動作の同期を
とり、記憶装置にあるデータの受渡しをデータラインに
より行う。
上述した従来の情報処理システムの入出力制御方式は、
相手システムに対してステータスラインにより割込みを
行い、それによってデータ転送の制御を行っていたが、
割込みに対する応答動作の後、割込みの解除の動作が必
要であったため、制御のスループットが低下するという
問題点があった。
相手システムに対してステータスラインにより割込みを
行い、それによってデータ転送の制御を行っていたが、
割込みに対する応答動作の後、割込みの解除の動作が必
要であったため、制御のスループットが低下するという
問題点があった。
本発明の目的は、上記の問題を解決し制御のスループッ
トを向上させることができる情報処理システムの入出力
制御方式を提供することにある。
トを向上させることができる情報処理システムの入出力
制御方式を提供することにある。
本発明の情報処理システムの入出力制御方式は、入出力
制御装置が自局の中央処理装置及び記憶装置に接続され
るとともに、データラインと制御ハンドシェイクライン
とステータスラインとを介して他局の情報処理システム
に接続され、前記他局の情報処理システムとの間で相互
に行われるデータ転送の制御を行う情報処理システムの
入出力制御方式において、ステータスの変化を検出し割
込み信号を出力する割込み生成回路を前記入出力制御装
置が備え、前記他局の情報処理システムからの前記ステ
ータスラインの変化により前記割込み生成回路が前記自
局の中央処理装置への割込みを発生させ、かつ、前記ス
テータスラインの状態を前記中央処理装置が解析するこ
とにより、データ転送の制御を行うように構成されてい
る。
制御装置が自局の中央処理装置及び記憶装置に接続され
るとともに、データラインと制御ハンドシェイクライン
とステータスラインとを介して他局の情報処理システム
に接続され、前記他局の情報処理システムとの間で相互
に行われるデータ転送の制御を行う情報処理システムの
入出力制御方式において、ステータスの変化を検出し割
込み信号を出力する割込み生成回路を前記入出力制御装
置が備え、前記他局の情報処理システムからの前記ステ
ータスラインの変化により前記割込み生成回路が前記自
局の中央処理装置への割込みを発生させ、かつ、前記ス
テータスラインの状態を前記中央処理装置が解析するこ
とにより、データ転送の制御を行うように構成されてい
る。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図に示す情報処理システムの入出力制御方式は、第
１の情報処理システム１９、第１の情報処理システムと
ステータスライン１０．ステータスライン２０．データ
ライン及び制御ハンドシェイクライン２により接続され
た第２の情報処理システム２９から構成されている。
１の情報処理システム１９、第１の情報処理システムと
ステータスライン１０．ステータスライン２０．データ
ライン及び制御ハンドシェイクライン２により接続され
た第２の情報処理システム２９から構成されている。
又、第１の情報処理システム１９は、中央処理装置１１
、記憶装置１２、入出力制御装置１３から構成されてお
り、第２の情報処理システム２９は、中央処理装置２１
、記憶装置２２、入出力制御装置２３から構成されてい
る。
、記憶装置１２、入出力制御装置１３から構成されてお
り、第２の情報処理システム２９は、中央処理装置２１
、記憶装置２２、入出力制御装置２３から構成されてい
る。
さらに、入出力制御装置１３は、割込み生成回路１４、
ステータス入力レジスタ１５、ステータス出力レジスタ
１６、データレジスタ１７、マイクロプロセッサ１８か
ら構成されており、入出力制御装置２３は、割込み生成
回路２４、ステータス入力レジスタ２５、ステータス出
力レジスタ２６、データレジスタ２７、マイクロプロセ
ッサ２８から構成されている。
ステータス入力レジスタ１５、ステータス出力レジスタ
１６、データレジスタ１７、マイクロプロセッサ１８か
ら構成されており、入出力制御装置２３は、割込み生成
回路２４、ステータス入力レジスタ２５、ステータス出
力レジスタ２６、データレジスタ２７、マイクロプロセ
ッサ２８から構成されている。
次に、動作を説明する。
第１の情報処理システム１９から第２の情報処理システ
ム２９に対し、データ転送を行う際、第１の情報処理シ
ステム１９の中央処理装置１１は、入出力制御装置１３
内のステータス出力レジスタ１６へ割込みを行い、ステ
ータスライン１０を経由し、第２の情報処理システム２
９の入出力制御装置２３のステータス入力レジスタ２５
及び割込み生成回路２４にステータスを送出する。割込
み生成回路２４はステータスの変化を検出し、中央処理
装置２１に割込みを出力する。これにより、中央処理装
置２１がステータスを解析し、応答動作として、入出力
制御装置２３内にあるステータス出力レジスタ２６へ割
込みを行い、ステータスライン２０を経由し第１の情報
処理システム１９にステータスを出力し、第１の情報処
理システム１９の入出力制御装置１３内にあるステータ
ス入力レジスタ１５及び割込み生成回路１４が、そのス
テータスを受は取り、中央処理装置１１に割込みを行う
。中央処理装置１１はステータスを解析し、先に出力し
たステータスの応答として処理する。
ム２９に対し、データ転送を行う際、第１の情報処理シ
ステム１９の中央処理装置１１は、入出力制御装置１３
内のステータス出力レジスタ１６へ割込みを行い、ステ
ータスライン１０を経由し、第２の情報処理システム２
９の入出力制御装置２３のステータス入力レジスタ２５
及び割込み生成回路２４にステータスを送出する。割込
み生成回路２４はステータスの変化を検出し、中央処理
装置２１に割込みを出力する。これにより、中央処理装
置２１がステータスを解析し、応答動作として、入出力
制御装置２３内にあるステータス出力レジスタ２６へ割
込みを行い、ステータスライン２０を経由し第１の情報
処理システム１９にステータスを出力し、第１の情報処
理システム１９の入出力制御装置１３内にあるステータ
ス入力レジスタ１５及び割込み生成回路１４が、そのス
テータスを受は取り、中央処理装置１１に割込みを行う
。中央処理装置１１はステータスを解析し、先に出力し
たステータスの応答として処理する。
データ転送を行う際には、制御ハンドシェイクライン２
を用い、各入出力制御装置内にあるマイクロプロセッサ
１８．２８により互いの動作の同期をとり、データライ
ン１によりデータレジスタ１７及びデータレジスタ２７
を経由して、記憶波Ｗ１−２にあるデータを記憶装置２
５に転送する。
を用い、各入出力制御装置内にあるマイクロプロセッサ
１８．２８により互いの動作の同期をとり、データライ
ン１によりデータレジスタ１７及びデータレジスタ２７
を経由して、記憶波Ｗ１−２にあるデータを記憶装置２
５に転送する。
以上説明したように、本発明は、相手システムからのス
テータスラインの変化を検出することにより、自局の中
央処理装置へ割込みを発生させ、かつ、ステータスライ
ンの状態を解析することにより、データ転送の制御を行
い、制御のスルーブツトを向上させることができるとい
う効果を有する。
テータスラインの変化を検出することにより、自局の中
央処理装置へ割込みを発生させ、かつ、ステータスライ
ンの状態を解析することにより、データ転送の制御を行
い、制御のスルーブツトを向上させることができるとい
う効果を有する。
第１図は本発明の一実施例のブロック図である。
１−・・・・・データライン、２・・・・・・制御ハン
ドシェイクライン、１０・・・・・・ステータスライン
、１１・・・・・・中央処理装置、１２・・・・・・記
憶装置、］−３・・・−・・入出力制御装置、１４・・
・・−・割込み生成回路、１５・・・・・・ステータス
入力レジスタ、１６−・・・・・ステータス出力レジス
タ、１７・・・・・・データレジスタ、１８・・・・・
・マイクロプロセッサ、１９・・・・・・情報処理シス
テム、２０・・・・・・ステータスライン、２１・・・
・・・中央処理装置、２２・−・・・・記憶装置、２３
・・・・・・入出力制御装置、２４・・・・・・割込み
生成回路、２５・・・・・・ステータス入力レジスタ、
２６・・・・・・ステータス出力レジスタ、２７・・・
・・・データレジスタ、２８・・・・・・マイクロプロ
セッサ、２９・・・・・・情報処理システム９代理人
弁理士 内 原 習
ドシェイクライン、１０・・・・・・ステータスライン
、１１・・・・・・中央処理装置、１２・・・・・・記
憶装置、］−３・・・−・・入出力制御装置、１４・・
・・−・割込み生成回路、１５・・・・・・ステータス
入力レジスタ、１６−・・・・・ステータス出力レジス
タ、１７・・・・・・データレジスタ、１８・・・・・
・マイクロプロセッサ、１９・・・・・・情報処理シス
テム、２０・・・・・・ステータスライン、２１・・・
・・・中央処理装置、２２・−・・・・記憶装置、２３
・・・・・・入出力制御装置、２４・・・・・・割込み
生成回路、２５・・・・・・ステータス入力レジスタ、
２６・・・・・・ステータス出力レジスタ、２７・・・
・・・データレジスタ、２８・・・・・・マイクロプロ
セッサ、２９・・・・・・情報処理システム９代理人
弁理士 内 原 習
Claims (1)
- 入出力制御装置が自局の中央処理装置及び記憶装置に接
続されるとともに、データラインと制御ハンドシェイク
ラインとステータスラインとを介して他局の情報処理シ
ステムに接続され、前記他局の情報処理システムとの間
で相互に行われるデータ転送の制御を行う情報処理シス
テムの入出力制御方式において、ステータスの変化を検
出し割込み信号を出力する割込み生成回路を前記入出力
制御装置が備え、前記他局の情報処理システムからの前
記ステータスラインの変化により前記割込み生成回路が
前記自局の中央処理装置への割込みを発生させ、かつ、
前記ステータスラインの状態を前記中央処理装置が解析
することにより、データ転送の制御を行うことを特徴と
する情報処理システムの入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31362190A JPH04182855A (ja) | 1990-11-19 | 1990-11-19 | 情報処理システムの入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31362190A JPH04182855A (ja) | 1990-11-19 | 1990-11-19 | 情報処理システムの入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04182855A true JPH04182855A (ja) | 1992-06-30 |
Family
ID=18043526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31362190A Pending JPH04182855A (ja) | 1990-11-19 | 1990-11-19 | 情報処理システムの入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04182855A (ja) |
-
1990
- 1990-11-19 JP JP31362190A patent/JPH04182855A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04182855A (ja) | 情報処理システムの入出力制御方式 | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JP2554423Y2 (ja) | メモリ制御装置 | |
| JPH0145657B2 (ja) | ||
| JPS63271537A (ja) | 割り込み制御装置 | |
| JPH04135268A (ja) | マルチｃｐｕシステム | |
| JPS6168665A (ja) | 電子計算機における入出力制御装置 | |
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JPH0418655A (ja) | データ処理装置 | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 | |
| JPS62229350A (ja) | 指令伝達制御方式 | |
| JPS6111874A (ja) | 計算機間のデ−タ転送システム | |
| JPH04155488A (ja) | Ｉｃカードの通信システム | |
| JPH01193948A (ja) | データ転送制御方式 | |
| JPH01114959A (ja) | メモリデータ転送方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JP2003122406A (ja) | モジュール間のメッセージ通信方式 | |
| JPH0227460A (ja) | 割り込み保留レジスタ制御方式 | |
| JPS63204456A (ja) | バス制御装置 | |
| JPH01161472A (ja) | マルチプロセツサシステム |