JPH0682348B2 - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPH0682348B2 JPH0682348B2 JP19368887A JP19368887A JPH0682348B2 JP H0682348 B2 JPH0682348 B2 JP H0682348B2 JP 19368887 A JP19368887 A JP 19368887A JP 19368887 A JP19368887 A JP 19368887A JP H0682348 B2 JPH0682348 B2 JP H0682348B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- bus
- processing unit
- biu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は入出力制御方式に関し，特にバスのメッセージ
転送により，中央処理装置から入出力処理装置へ入出力
命令を実行する時の制御方式に関する。
転送により，中央処理装置から入出力処理装置へ入出力
命令を実行する時の制御方式に関する。
従来，バスのメッセージ転送は，バス上の各処理装置の
有するバス制御ユニットによって，以下のように行なわ
れた。すなわち，自局のチャンネルに対する入出力命令
を受信した場合，バス制御ユニットはステータス入力命
令とその他の命令を区別することなく，自局の入出力プ
ロセッサに割込みを発生し，入出力プロセッサがバス制
御ユニットのメッセージを解析して規定の動作を実行し
ている。
有するバス制御ユニットによって，以下のように行なわ
れた。すなわち，自局のチャンネルに対する入出力命令
を受信した場合，バス制御ユニットはステータス入力命
令とその他の命令を区別することなく，自局の入出力プ
ロセッサに割込みを発生し，入出力プロセッサがバス制
御ユニットのメッセージを解析して規定の動作を実行し
ている。
第２図は，従来実施していた入出力処理方式の一例を示
すブロック図である。第２図において，中央処理装置
（CPU）201は、演算プロセッサ（MPU0）203とバス制御
ユニット（BIU0）204とを有しており,BIU0204を介して
バス210に接続されている。一方，入出力処理装置（IO
P）202は、入出力プロセッサ（MPU1）206とバス制御ユ
ニット（BIU1）205とローカルメモリ（LM）207とを有し
ており,BIU1205を介してバス210に接続され，また,MPU1
206を介して入出力装置208に接続されている。
すブロック図である。第２図において，中央処理装置
（CPU）201は、演算プロセッサ（MPU0）203とバス制御
ユニット（BIU0）204とを有しており,BIU0204を介して
バス210に接続されている。一方，入出力処理装置（IO
P）202は、入出力プロセッサ（MPU1）206とバス制御ユ
ニット（BIU1）205とローカルメモリ（LM）207とを有し
ており,BIU1205を介してバス210に接続され，また,MPU1
206を介して入出力装置208に接続されている。
演算プロセッサ203が入出力命令を実行すると,BIU0204
はバス210に対して指定されたチャネルアドレスでバス
サイクルを起動する。この時，チャンネルアドレスがIO
P202であった場合,IOP202のBIU1205は自局の入出力命令
であることを認識して応答し,BIU0204からメッセージを
受信すると同時に,MPU1206に対して割込み209を発生す
る。
はバス210に対して指定されたチャネルアドレスでバス
サイクルを起動する。この時，チャンネルアドレスがIO
P202であった場合,IOP202のBIU1205は自局の入出力命令
であることを認識して応答し,BIU0204からメッセージを
受信すると同時に,MPU1206に対して割込み209を発生す
る。
MPU1206は、現在実行中の処理を中断して，割込み209の
処理を実行する。即ち,BIU1205が受信したメッセージを
解析し，ステータス入力命令であれば,LM207に格納され
ているステータス情報を読出し,BIU1205を介してCPU201
に対する応答バスサイクルを起動する。一方，その他の
命令であれば，受信したメッセージのフォーマットチェ
ック等を行なった結果のステータスを,BIU1205を介して
CPU201に対する応答バスサイクルを起動する。MPU1206
は上記の様な入出力命令に伴うプロトコルを実行した
後，指定された入出力命令を実行する。
処理を実行する。即ち,BIU1205が受信したメッセージを
解析し，ステータス入力命令であれば,LM207に格納され
ているステータス情報を読出し,BIU1205を介してCPU201
に対する応答バスサイクルを起動する。一方，その他の
命令であれば，受信したメッセージのフォーマットチェ
ック等を行なった結果のステータスを,BIU1205を介して
CPU201に対する応答バスサイクルを起動する。MPU1206
は上記の様な入出力命令に伴うプロトコルを実行した
後，指定された入出力命令を実行する。
上述した従来のバス制御方式においては,IOP202に対す
る入出力命令をBIU1205が受信した場合，ステータス入
力命令と出力命令を区別することなく、MPU1206に割込
み209を発生するため，頻繁にステータス入力命令を実
行すると,MPU1206の割込み処理の負荷が増大し，本来の
入出力処理がなかなか進まないという欠点がある。ま
た,MPU0203から見た場合，入出力命令は常にIOP202のMP
U1206の割込み処理を伴うため、応答時間が遅いという
欠点がある。
る入出力命令をBIU1205が受信した場合，ステータス入
力命令と出力命令を区別することなく、MPU1206に割込
み209を発生するため，頻繁にステータス入力命令を実
行すると,MPU1206の割込み処理の負荷が増大し，本来の
入出力処理がなかなか進まないという欠点がある。ま
た,MPU0203から見た場合，入出力命令は常にIOP202のMP
U1206の割込み処理を伴うため、応答時間が遅いという
欠点がある。
本発明による入出力制御方式は，演算プロセッサと第１
のバス制御ユニットを有する中央処理装置と，入出力プ
ロセッサとローカルメモリと第２のバス制御ユニットを
有する入出力処理装置とから成り，上記中央処理装置か
ら上記入出力処理装置に対してステータス入力命令を実
行した時，第２のバス制御ユニットが入出力プロセッサ
に割込みを発生することなく，上記ローカルメモリの予
め定めたアドレスに格納されたステータス情報を読取
り，上記中央処理装置に前記ステータス情報を転送す
る。
のバス制御ユニットを有する中央処理装置と，入出力プ
ロセッサとローカルメモリと第２のバス制御ユニットを
有する入出力処理装置とから成り，上記中央処理装置か
ら上記入出力処理装置に対してステータス入力命令を実
行した時，第２のバス制御ユニットが入出力プロセッサ
に割込みを発生することなく，上記ローカルメモリの予
め定めたアドレスに格納されたステータス情報を読取
り，上記中央処理装置に前記ステータス情報を転送す
る。
次に，本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例による入出力制御方式の構成
を示すブロック図である。第１図において，中央処理装
置（CPU）101は，演算プロセッサ（MPU0）103とバス制
御ユニット（BIU0）104を有しており、BIU0104を介して
バス110に接続されている。一方，入出力処理装置（IO
P）102は、入出力プロセッサ（MPU1）106とバス制御ユ
ニット（BIU1）105とローカルメモリ（LM）107を有して
おり,BIU1105を介してバス110に接続され,MPU1106を介
して入出力装置108に接続されている。また,LM107は２
ポーートを有しており，第１のポートはMPU1106の内部
バスに接続され，第２のポートはBIU1105に接続されて
いる。
を示すブロック図である。第１図において，中央処理装
置（CPU）101は，演算プロセッサ（MPU0）103とバス制
御ユニット（BIU0）104を有しており、BIU0104を介して
バス110に接続されている。一方，入出力処理装置（IO
P）102は、入出力プロセッサ（MPU1）106とバス制御ユ
ニット（BIU1）105とローカルメモリ（LM）107を有して
おり,BIU1105を介してバス110に接続され,MPU1106を介
して入出力装置108に接続されている。また,LM107は２
ポーートを有しており，第１のポートはMPU1106の内部
バスに接続され，第２のポートはBIU1105に接続されて
いる。
MPU0103が入出力命令を実行すると,BIU0104はバス110に
対して指定されたチャネルアドレスでバスサイクルを起
動する。この時，チャネルアドレスがIOP102であった場
合,IOP102のBIU1105は、自局の入出力命令であることを
認識して応答し,BIU1104からメッセージを受信する。メ
ッセージ受信後,BIU1105は、メッセージを解析し，ステ
ータス入力命令はその他の命令かを判別する。その他の
命令であった場合,BIU1105は，従来通りMPU1106に割込
み109を発生し,MPU1106は，現在実行中の処理を中断し
て、割込み109の処理を実行する。即ち,MPU1106は,BIU1
105が受信したメッセージのフォーマットチェック等を
行なった結果のステータスを,BIU1105を介してCPU101に
対する応答バスサイクルを起動し，指定された入出力命
令を実行する。
対して指定されたチャネルアドレスでバスサイクルを起
動する。この時，チャネルアドレスがIOP102であった場
合,IOP102のBIU1105は、自局の入出力命令であることを
認識して応答し,BIU1104からメッセージを受信する。メ
ッセージ受信後,BIU1105は、メッセージを解析し，ステ
ータス入力命令はその他の命令かを判別する。その他の
命令であった場合,BIU1105は，従来通りMPU1106に割込
み109を発生し,MPU1106は，現在実行中の処理を中断し
て、割込み109の処理を実行する。即ち,MPU1106は,BIU1
105が受信したメッセージのフォーマットチェック等を
行なった結果のステータスを,BIU1105を介してCPU101に
対する応答バスサイクルを起動し，指定された入出力命
令を実行する。
一方,BIU1105がメッセージを解析した結果，ステータス
入力命令であった場合,BIU1105はMPU1106に割込み109を
発生することなく,LM107の第２のポートを介して予め定
めたアドレスに格納されたステータス情報を読取り,CPU
101に対する応答バスサイクルを起動する。
入力命令であった場合,BIU1105はMPU1106に割込み109を
発生することなく,LM107の第２のポートを介して予め定
めたアドレスに格納されたステータス情報を読取り,CPU
101に対する応答バスサイクルを起動する。
以上説明したように本発明は，中央処理装置から入出力
処理装置に対してステータス入力命令を実行した時，第
２のバス制御ユニットが入出力プロセッサり割込みを発
生することなく，ローカルメモリの予め定めたアドレス
に格納されたステータス情報を読取り，上記中央処理装
置に前記ステータス情報を転送することにより，ステー
タス入力命令が頻繁に実行された場合でも，入出力処理
装置側の入出力プロセッサの負荷を増大させることな
く，本来の入出力処理を継続することができるという効
果がある。また，中央処理装置から見た場合，ステータ
ス入力命令は,,入出力プロセッサの割込み処理を伴わな
いため，従来より応答時間が速くなるという効果があ
る。
処理装置に対してステータス入力命令を実行した時，第
２のバス制御ユニットが入出力プロセッサり割込みを発
生することなく，ローカルメモリの予め定めたアドレス
に格納されたステータス情報を読取り，上記中央処理装
置に前記ステータス情報を転送することにより，ステー
タス入力命令が頻繁に実行された場合でも，入出力処理
装置側の入出力プロセッサの負荷を増大させることな
く，本来の入出力処理を継続することができるという効
果がある。また，中央処理装置から見た場合，ステータ
ス入力命令は,,入出力プロセッサの割込み処理を伴わな
いため，従来より応答時間が速くなるという効果があ
る。
第１図は本発明の一実施例による入出力制御方式の構成
を示すブロック図，第２図は従来の入出力制御方式の構
成を示すブロック図である。 101,201…中央処理装置（CPU）,102,202,…入出力処理
装置（IOP）,103,203…演算プロセッサ（MPU0）,104,20
4…バス制御ユニット（BIU0）,105,205…バス制御ユニ
ット（BIU1）,106,206…入出力プロセッサ（MPU1）,10
7,207…ローカルメモリ（LM）,108,208…入出力装置,10
9,209…割込み信号,110,210…バス。
を示すブロック図，第２図は従来の入出力制御方式の構
成を示すブロック図である。 101,201…中央処理装置（CPU）,102,202,…入出力処理
装置（IOP）,103,203…演算プロセッサ（MPU0）,104,20
4…バス制御ユニット（BIU0）,105,205…バス制御ユニ
ット（BIU1）,106,206…入出力プロセッサ（MPU1）,10
7,207…ローカルメモリ（LM）,108,208…入出力装置,10
9,209…割込み信号,110,210…バス。
Claims (1)
- 【請求項１】バスのメッセージ転送により，中央処理装
置から入出力処理装置へ入出力命令を実行する情報処理
装置において，前記中央処理装置は，演算プロセッサと
第１のバス制御ユニットとを有し，前記入出力処理装置
は，入出力プロセッサとローカルメモリと第２のバス制
御ユニットとを有し，前記中央処理装置から前記入出力
処理装置に対してステータス入力命令を実行した時，前
記第２のバス制御ユニットが前記入出力プロセッサに割
込みを発生することなく，前記ローカルメモリの予め定
めたアドレスに格納されたステータス情報を読取り，前
記中央処理装置に前記ステータス情報を転送することを
特徴とする入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19368887A JPH0682348B2 (ja) | 1987-08-04 | 1987-08-04 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19368887A JPH0682348B2 (ja) | 1987-08-04 | 1987-08-04 | 入出力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6437649A JPS6437649A (en) | 1989-02-08 |
| JPH0682348B2 true JPH0682348B2 (ja) | 1994-10-19 |
Family
ID=16312127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19368887A Expired - Lifetime JPH0682348B2 (ja) | 1987-08-04 | 1987-08-04 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682348B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2525356Y2 (ja) * | 1990-07-20 | 1997-02-12 | 株式会社神戸製鋼所 | ごみ焼却炉のごみ供給装置 |
-
1987
- 1987-08-04 JP JP19368887A patent/JPH0682348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6437649A (en) | 1989-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682348B2 (ja) | 入出力制御方式 | |
| JPH0145657B2 (ja) | ||
| JPS6220584B2 (ja) | ||
| JPS63280364A (ja) | デ−タ転送制御方式 | |
| JP2594673B2 (ja) | データ処理方法 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH03269752A (ja) | 情報処理システム及びそれに使用される入出力制御装置 | |
| JPS63132362A (ja) | コマンド動作制御方式 | |
| JPH03225551A (ja) | 入出力装置アクセス制御方式 | |
| JPS5984628U (ja) | 周辺装置制御システム | |
| JPS6148181B2 (ja) | ||
| JPH0675898A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS584455A (ja) | デ−タ処理システム | |
| JPS59142649A (ja) | 装置診断試験方式 | |
| JPH04182855A (ja) | 情報処理システムの入出力制御方式 | |
| JPS62229350A (ja) | 指令伝達制御方式 | |
| JPH05225112A (ja) | 情報処理装置 | |
| JPH01231157A (ja) | アダプタ起動時の命令肩代り制御方式 | |
| JPS5569834A (en) | Data transfer controller | |
| JPS60107140A (ja) | 命令実行制御方式 | |
| JPH0394353A (ja) | 入出力制御装置 | |
| JPS62152056A (ja) | 情報処理装置 | |
| JPS5837577B2 (ja) | コモンバスホウシキオサイヨウシタデンシケイサンキ | |
| JPS61128351A (ja) | 通信システム | |
| JPH0512181A (ja) | 電子計算機 |