JPH05225112A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH05225112A
JPH05225112A JP4058771A JP5877192A JPH05225112A JP H05225112 A JPH05225112 A JP H05225112A JP 4058771 A JP4058771 A JP 4058771A JP 5877192 A JP5877192 A JP 5877192A JP H05225112 A JPH05225112 A JP H05225112A
Authority
JP
Japan
Prior art keywords
input
output
information
retry
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4058771A
Other languages
English (en)
Inventor
Hisako Kobayashi
久子 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4058771A priority Critical patent/JPH05225112A/ja
Publication of JPH05225112A publication Critical patent/JPH05225112A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 入出力制御装置ごとに適切なリトライを行う
ことができる情報処理装置を提供する。 【構成】 入出力制御装置3に、中央処理装置1から共
通バス2を介して送出された入出力命令に対して受付け
の可否を示す情報を制御用メモリに設定するマイクロプ
ログラム制御手段と入出力命令の受付けが否であるとき
にその入出力命令のリトライ情報を制御用メモリに設定
するマイクロプログラム制御手段と、入出力命令受付け
否の状態であると設定されている間に、入出力命令を受
けたときに否定応答を示す情報とともに制御メモリに設
定されたリトライ情報を送出する入出力コマンド応答サ
イクル送出手段31を備え、中央処理装置1に、入出力
命令に対して入出力制御装置3から否定応答が送信され
たときに、それにともなって入力されたリトライ情報の
内容に従って入出力命令のリトライを行う入出力命令リ
トライ実行手段11を備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は中央処理装置から入出力
制御装置に対して発行される入出力命令のリトライを適
切に行うことができる情報処理装置に関する。
【0002】
【従来の技術】従来、共通バスに中央処理装置および複
数の入出力制御装置が接続された情報処理装置は、中央
処理装置が入出力制御装置に対して発行する入出力命令
に対し、入出力制御装置が内部動作のためにある期間命
令の受付けが行えない場合に否定応答を行い、中央処理
装置あるいは中央処理装置上で動作するソフトウェアは
その否定応答により入出力命令をリトライするようにし
ていた。
【0003】
【発明が解決しようとする課題】このような従来装置
は、入出力制御装置が否定応答を行う期間が不明確なた
め、適切なリトライが行われなかった場合に、入出力制
御装置に障害が発生し、中央処理装置または中央処理装
置上で動作するソフトウェアが異常動作してしまったも
のと判断してしまう問題があった。
【0004】本発明はこのような問題を解決するもの
で、入出力制御装置ごとに適切なリトライを行うことが
できる情報処理装置を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明は、中央処理装置
と複数の入出力制御装置とが共通バスを介して接続され
た情報処理装置において、前記入出力制御装置に、前記
中央処理装置から前記共通バスを介して送出された入出
力命令に対して受付けの可否を示す情報を前記入出力制
御装置内部にある制御用メモリに設定するマイクロプロ
グラム制御手段と、入出力命令の受付けが否であるとき
にその入出力命令のリトライ情報を前記制御用メモリに
設定するマイクロプログラム制御手段と、前記制御用メ
モリに入出力命令受付け否の状態であると設定されてい
る間に、前記中央処理装置から前記共通バスを介して入
出力命令を受けたときに、否定応答を示す情報ととも
に、前記制御用メモリに設定されたリトライ情報を前記
中央処理装置に対して送出する入出力コマンド応答サイ
クル送出手段とを備え、かつ前記中央処理装置に、前記
共通バスを介して送出した入出力命令に対して前記入出
力制御装置から否定応答が送信されたときに、それにと
もなって入力された前記リトライ情報の内容に従って入
出力命令のリトライを行う入出力命令リトライ実行手段
を備えたことを特徴とする。
【0006】前記リトライ情報はリトライ回数であり、
前記中央処理装置において定められた時間間隔で定めら
れたリトライ回数まで入出力命令のリトライを行うこと
ができる。又は前記リトライ情報はリトライ周期であ
り、前記中央処理装置において定められたリトライ周期
で定められた回数まで入出力命令のリトライを行うこと
ができる。更に前記リトライ情報はリトライ周期とリト
ライ回数であり、前記中央処理装置において定められた
前記リトライ周期で前記リトライ回数までリトライを行
うことができる。また、前記リトライ情報は次の入出力
命令が受付け可能になるまでの時間であり、前記中央処
理装置において次の入出力命令が受付け可能になるまで
の時間が経過した後に入出力命令のリトライを行うこと
ができる。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。
【0008】第1図は本発明実施例の構成を示すブロッ
ク図である。
【0009】本発明実施例は、中央処理装置1と複数の
入出力制御装置3とが共通バス2を介して接続され、入
出力制御装置3に、中央処理装置1から共通バス2を介
して送出された入出力命令に対して受付けの可否を示す
情報を入出力制御装置3の内部にある制御用メモリに設
定するマイクロプログラム制御手段と、入出力命令の受
付けが否であるときに、その入出力命令のリトライ情報
を入出力制御装置3の内部にある制御用メモリに設定す
るマイクロプログラム制御手段と、入出力制御装置3の
内部にある制御用メモリに入出力命令受付け否の状態で
あると設定されている間に、中央処理装置1から共通バ
ス2を介して入出力命令を受けたときに否定応答を示す
情報とともに、入出力制御装置3の内部にある制御用メ
モリに設定されたリトライ情報を中央処理装置1に対し
て送出する入出力コマンド応答サイクル送出手段31と
を備え、中央処理装置1に、共通バス2を介して送出し
た入出力命令に対して入出力制御装置3から否定応答が
送信されたときに、それにともなって入力されたリトラ
イ情報の内容に従って入出力命令のリトライを行う入出
力命令リトライ実行手段11を備える。
【0010】中央処理装置1は図外の記憶装置から順次
命令を読出し実行する。命令の一つである入出力命令が
実行されると、共通バス2を経由して入出力制御装置3
に入出力コマンドが発行される。この入出力コマンドは
中央処理装置1により入出力命令を共通バス2を介して
入出力制御装置3に伝達しやすく、かつ入出力制御装置
3が解釈し実行しやすい形式に変換されたものである。
【0011】入出力制御装置3は図外の入出力デバイス
からのデータ入力または入出力デバイスへのデータ出力
を制御し、これらの制御動作に関する指示は中央処理装
置1から発行される入出力コマンドにより行われる。
【0012】第2図は本発明実施例における入出力コマ
ンドの共通バス2上の動作を説明する図である。入出力
コマンドは共通バス2上で入出力コマンド起動サイクル
と入出力コマンド応答サイクルの2回のバスサイクルに
分割される。
【0013】入出力コマンド起動サイクルは中央処理装
置1がバスサイクルを起動し、アドレスバス上に入出力
コマンドの発行先装置を示す情報、入出力コマンドの種
類を示す情報、および入出力コマンドの発行先装置を示
す情報を出力し、共通バス2上に入出力コマンドの種類
ごとの詳細指示を行う情報を出力する。
【0014】入出力コマンド応答サイクルは入出力コマ
ンド起動サイクルにおいて選択され、共通バス2上の情
報を有効なものとして入力した装置が入出力コマンド応
答サイクル送出手段31によりバスサイクルを起動し、
アドレスバス上に入出力コマンドを発行した装置を示す
情報、入出力コマンドの受付けを示す情報、および入出
力コマンド応答サイクルを起動した装置を示す情報を出
力し、データバス上には通常入出力命令の実行結果を示
す情報が出力される。
【0015】中央処理装置1は入出力命令実行時、入出
力コマンド起動サイクルを起動し、その後入出力命令応
答サイクルで入出力コマンド発行先装置から応答を受け
ることで入出力命令の実行結果を知る。
【0016】また、入出力制御装置3は入出力コマンド
起動サイクルで受けた入出力コマンドをそのとき実行で
きない条件を検出したときに、入出力コマンドに対して
否定応答を示す情報を入出力コマンドの受付けを示す情
報として入出力コマンド応答サイクル送出手段31によ
り入出力コマンド応答サイクルを起動し、中央処理装置
1に報告する。
【0017】本発明の特徴とするところは、入出力制御
装置3に、入出力命令に対して受付けの可否を示す情報
を入出力制御装置3の内部にある制御用メモリに設定す
るマイクロプログラム制御手段と、入出力命令の受付け
が否であるときにその入出力命令のリトライ情報を入出
力制御装置3の内部にある制御用メモリに設定するマイ
クロプログラム制御手段とを備えたことにある。
【0018】第3図に入出力制御装置3における入出力
コマンド受信時のマイクロプログラムによる処理フロー
を示す。フロー内に記述される入出力コマンド受付け判
断フラグは、入出力制御装置3が入出力コマンドを受付
け可能であるかそうでないかを示すフラグであり、
“0”に設定された場合に入出力コマンドの受付け可を
示し、“1”に設定された場合に入出力コマンドの受付
け否を示す。また、入出力コマンドの受付け否の場合に
は、入出力制御装置3の内部にある制御用メモリにその
入出力命令のリトライ情報を設定する。
【0019】入出力制御装置3において、入出力コマン
ド起動サイクルが起動されると、入出力コマンド応答サ
イクル送出手段31により、入出力コマンド受付け判断
フラグを読出し、“0”に設定されている場合には、入
出力コマンドは正常に受付けられ、他の手段により実行
された後に入出力コマンド応答サイクルが起動される。
また、入出力受付け判断フラグが“1”に設定されてい
る場合には、入出力コマンドに対して否定応答を示す情
報とともに、入出力制御装置3の内部にある制御用メモ
リに設定されたその入出力命令のリトライ情報が共通バ
ス2に送出される。
【0020】中央処理装置1は、入出力命令実行時、入
出力コマンド起動サイクルを共通バス2上に起動し、入
出力コマンド応答サイクルにより入出力コマンドに対す
る応答を受けると否定応答の場合にはリトライ情報に従
って入出力コマンドの発行のリトライを行う。
【0021】次に、リトライ情報の具体例について説明
する。
【0022】第4図は本発明実施例においてリトライ情
報として入出力コマンドリトライ回数が入出力制御装置
3から中央処理装置1に渡される場合を示したもので、
この場合、中央処理装置1はシステムで定められた間隔
で入力したリトライ回数まで最大リトライを行う。
【0023】第5図は本発明実施例においてリトライ情
報として入出力コマンドリトライ周期が入出力制御装置
3から中央処理装置1に渡される場合を示したもので、
この場合、中央処理装置1は入力したリトライ周期でシ
ステムで定められた回数まで最大リトライを行う。
【0024】また、第6図は本発明実施例においてリト
ライ情報として次の入出力コマンドを受付け可能になる
までの時間が入出力制御装置3から中央処理装置1に渡
される場合を示したもので、この場合、中央処理装置1
は、入力した次の入出力コマンドを受付け可能になるま
での時間が経過した後に入出力コマンドのリトライを行
う。
【0025】
【発明の効果】以上説明したように本発明によれば、中
央処理装置が共通バスに接続されたそれぞれの入出力制
御装置から個別のリトライ情報を得て入出力命令のリト
ライを行うことにより、入出力制御装置ごとに適切なリ
トライを行うことができる効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の構成を示すブロック図であ
る。
【図2】本発明実施例における入出力命令の共通バス上
の動作を説明する図である。
【図3】本発明実施例の入出力制御装置3における入出
力コマンド受信時のマイクロプログラムにより処理フロ
ーを示す図である。
【図4】実施例におけるリトライ情報の形式を説明する
図である。
【図5】実施例におけるリトライ情報形式の説明図であ
る。
【図6】実施例におけるリトライ情報の形式の説明図で
ある。
【符号の説明】
1 中央処理装置 11 入出力命令リトライ実行手段 2 共通バス 3 入出力制御装置 31 入出力コマンド応答サイクル送出手段。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置と複数の入出力制御装置と
    が共通バスを介して接続された情報処理装置において、 前記入出力制御装置に、 前記中央処理装置から前記共通バスを介して送出された
    入出力命令に対して受付けの可否を示す情報を前記入出
    力制御装置内部にある制御用メモリに設定するマイクロ
    プログラム制御手段と、 入出力命令の受付けが否であるときにその入出力命令の
    リトライ情報を前記制御用メモリに設定するマイクロプ
    ログラム制御手段と、 前記制御用メモリに入出力命令受付け否の状態であると
    設定されている間に、前記中央処理装置から前記共通バ
    スを介して入出力命令を受けたときに否定応答を示す情
    報とともに、前記制御用メモリに設定されたリトライ情
    報を前記中央処理装置に対して送出する入出力コマンド
    応答サイクル送出手段とを備え、かつ前記中央処理装置
    に、前記共通バスを介して送出した入出力命令に対して
    前記入出力制御装置から否定応答が送信されたときに、
    それにともなって入力された前記リトライ情報の内容に
    従って入出力命令のリトライを行う入出力命令リトライ
    実行手段を備えることを特徴とする情報処理装置。
  2. 【請求項2】 前記リトライ情報がリトライ回数であ
    り、前記中央処理装置において定められた時間間隔で定
    められたリトライ回数まで入出力命令のリトライを行う
    請求項1記載の情報処理装置。
  3. 【請求項3】 前記リトライ情報がリトライ周期であ
    り、前記中央処理装置において定められたリトライ周期
    で定められた回数まで入出力命令のリトライを行う請求
    項1記載の情報処理装置。
  4. 【請求項4】 前記リトライ情報が次の入出力命令が受
    付け可能になるまでの時間であり、前記中央処理装置に
    おいて次の入出力命令が受付け可能になるまでの時間が
    経過した後に入出力命令のリトライを行う請求項1記載
    の情報処理装置。
JP4058771A 1992-02-13 1992-02-13 情報処理装置 Pending JPH05225112A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4058771A JPH05225112A (ja) 1992-02-13 1992-02-13 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4058771A JPH05225112A (ja) 1992-02-13 1992-02-13 情報処理装置

Publications (1)

Publication Number Publication Date
JPH05225112A true JPH05225112A (ja) 1993-09-03

Family

ID=13093816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4058771A Pending JPH05225112A (ja) 1992-02-13 1992-02-13 情報処理装置

Country Status (1)

Country Link
JP (1) JPH05225112A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186352A (ja) * 2007-01-31 2008-08-14 Nec Computertechno Ltd コンピュータシステム、コンピュータシステムにおける命令リトライ方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186352A (ja) * 2007-01-31 2008-08-14 Nec Computertechno Ltd コンピュータシステム、コンピュータシステムにおける命令リトライ方法及びプログラム

Similar Documents

Publication Publication Date Title
US4972312A (en) Multiprocess computer and method for operating same having context switching in response to a peripheral interrupt
JPH0420496B2 (ja)
JPH05225112A (ja) 情報処理装置
JPH074669Y2 (ja) 割込要求処理回路
JPS6220584B2 (ja)
JP2880658B2 (ja) マルチタスクプログラムの暴走検出装置
JPH0417454B2 (ja)
JPH05241986A (ja) 入出力命令リトライ方式
JPH04139556A (ja) リトライ制御方式
JP2569694B2 (ja) ディスク制御装置
JPH0492953A (ja) 起動受け付け方法
JPS59106060A (ja) デ−タロギング方式
JPH02730B2 (ja)
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPS6020771B2 (ja) マイクロ診断方式
JPH0682348B2 (ja) 入出力制御方式
JPS62204354A (ja) 入出力命令制御方式
JPS5880725A (ja) 事務処理機
JPH0675898A (ja) ダイレクトメモリアクセスコントローラ
JPS5846420A (ja) 初期プログラム・ロ−デイング制御方式
JPS62117054A (ja) 入出力装置状態確認方式
JPH04195568A (ja) 入出力装置のリトライ方式
JPS61239329A (ja) サービス処理装置起動制御装置
JPH0468458A (ja) データ通信処理装置
JPH04242417A (ja) キーボード故障時のシステム終了処理方式