JPH074669Y2 - 割込要求処理回路 - Google Patents
割込要求処理回路Info
- Publication number
- JPH074669Y2 JPH074669Y2 JP1383989U JP1383989U JPH074669Y2 JP H074669 Y2 JPH074669 Y2 JP H074669Y2 JP 1383989 U JP1383989 U JP 1383989U JP 1383989 U JP1383989 U JP 1383989U JP H074669 Y2 JPH074669 Y2 JP H074669Y2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interrupt request
- request signal
- interrupt mask
- mask information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は、コンピュータの割込要求処理回路に関す
る。
る。
［従来の技術］ 外部の入出力機器等の要因系がプロセッサに対して割込
処理の起動を要求する場合、要因系はプロセッサに対し
て割込要求信号を出力する。そして、この割込要求信号
を検知することにより、プロセッサは当該割込処理を起
動する。また、その時点におけるプロセッサの内部状態
により、外部からの割込要求信号を拒否する機能、いわ
ゆる割込マスク機能を有するプロセッサが知られてい
る。
処理の起動を要求する場合、要因系はプロセッサに対し
て割込要求信号を出力する。そして、この割込要求信号
を検知することにより、プロセッサは当該割込処理を起
動する。また、その時点におけるプロセッサの内部状態
により、外部からの割込要求信号を拒否する機能、いわ
ゆる割込マスク機能を有するプロセッサが知られてい
る。
第３図はこの種の割込マスク機能を有するプロセッサに
おける割込処理を示すものである。この図において、IR
Q1およびIRQ2は各々割込要因からの割込要求信号、MASK
1およびMASK2は割込要求信号IRQ1およびIRQ2に対応する
割込マスク情報である。この割込マスク情報は、その時
点において、当該割込処理の実行が可能である場合は
“1"に、不可能である場合は“0"に設定される。プロセ
ッサは、割込要求信号IRQ1と割込マスク情報MASK1とを
各々AND演算（符号１）し、割込要求信号IRQ2と割込マ
スク情報MASK2とをAND演算（符号２）し、それらの演算
結果に対してOR演算（符号10）を施すことにより、最終
的な割込要求情報INTを得る。そして、割込要求情報INT
が検出された場合に、プロセッサは割込処理を実行す
る。
おける割込処理を示すものである。この図において、IR
Q1およびIRQ2は各々割込要因からの割込要求信号、MASK
1およびMASK2は割込要求信号IRQ1およびIRQ2に対応する
割込マスク情報である。この割込マスク情報は、その時
点において、当該割込処理の実行が可能である場合は
“1"に、不可能である場合は“0"に設定される。プロセ
ッサは、割込要求信号IRQ1と割込マスク情報MASK1とを
各々AND演算（符号１）し、割込要求信号IRQ2と割込マ
スク情報MASK2とをAND演算（符号２）し、それらの演算
結果に対してOR演算（符号10）を施すことにより、最終
的な割込要求情報INTを得る。そして、割込要求情報INT
が検出された場合に、プロセッサは割込処理を実行す
る。
さて、プロセッサの中には、割込要求信号が所定のレベ
ルになった場合には割込要求のあったことを検知するタ
イプのもの（このタイプをレベルセンス型と呼ぶ）と、
割込要求信号が所定のレベル変化（例えば、立ち上が
り）をした場合に割込要求を検知する（このタイプをエ
ッジセンス型とよぶ）とがある。この両タイプにおい
て、複数の割込要求信号が時間的に前後し、かつ、オー
バラップして入力された場合について以下説明する。な
お、ここで、割込マスク情報MASK1およびMASK2はどちら
も解除されている（“1"となっている）ものとする。
ルになった場合には割込要求のあったことを検知するタ
イプのもの（このタイプをレベルセンス型と呼ぶ）と、
割込要求信号が所定のレベル変化（例えば、立ち上が
り）をした場合に割込要求を検知する（このタイプをエ
ッジセンス型とよぶ）とがある。この両タイプにおい
て、複数の割込要求信号が時間的に前後し、かつ、オー
バラップして入力された場合について以下説明する。な
お、ここで、割込マスク情報MASK1およびMASK2はどちら
も解除されている（“1"となっている）ものとする。
まず、レベルセンス型のプロセッサの場合は、第４図に
示すように、割込要求信号IRQ1に対応する割込処理Ａの
実行中に割込要求信号IRQ2が入力された場合でも、割込
処理Ａの終了時点で割込要求信号IRQ2のレベルが検知さ
れ、これに対応する割込処理Ｂが起動される。
示すように、割込要求信号IRQ1に対応する割込処理Ａの
実行中に割込要求信号IRQ2が入力された場合でも、割込
処理Ａの終了時点で割込要求信号IRQ2のレベルが検知さ
れ、これに対応する割込処理Ｂが起動される。
しかし、エッジセンス型のプロセッサの場合は以下説明
するように割込要求信号IRQ2の検知が正常に行われない
こととなる。すなわち、第５図において、割込要求信号
IRQ1がレベル“1"の期間は割込要求情報INTが強制的に
“1"とされるため、この期間、割込処理Ａの実行中に割
込要求信号IRQ2が立ち上がったとしても、それは検知さ
れない。従って、割込要求信号IRQ2が入力されているに
も拘わらず、それに対応する割込処理Ｂは実行されな
い。
するように割込要求信号IRQ2の検知が正常に行われない
こととなる。すなわち、第５図において、割込要求信号
IRQ1がレベル“1"の期間は割込要求情報INTが強制的に
“1"とされるため、この期間、割込処理Ａの実行中に割
込要求信号IRQ2が立ち上がったとしても、それは検知さ
れない。従って、割込要求信号IRQ2が入力されているに
も拘わらず、それに対応する割込処理Ｂは実行されな
い。
そこで、従来、エッジセンス型のプロセッサを用いたシ
ステムにおいては、割込要因とプロセッサとの間に割込
コントローラを介装することで、上記問題への対応を採
っていた。すなわち、割込コントローラは、割込要因系
からの割込要求信号の発生状態およびプロセッサの処理
状態を監視し、割込要求信号が発生された場合は、プロ
セッサがそれを受け入れることが可能となった時点でプ
ロセッサに対して割込要求信号を供給する。これによ
り、割込要因系からの割込要求信号は、無視されること
なく、すべてプロセッサに受理され、各割込処理が正常
に実行される。
ステムにおいては、割込要因とプロセッサとの間に割込
コントローラを介装することで、上記問題への対応を採
っていた。すなわち、割込コントローラは、割込要因系
からの割込要求信号の発生状態およびプロセッサの処理
状態を監視し、割込要求信号が発生された場合は、プロ
セッサがそれを受け入れることが可能となった時点でプ
ロセッサに対して割込要求信号を供給する。これによ
り、割込要因系からの割込要求信号は、無視されること
なく、すべてプロセッサに受理され、各割込処理が正常
に実行される。
［考案が解決しようとする課題］ ところで、エッジセンス型のプロセッサに対し、上述し
たように割込コントローラを付加する場合、部品点数が
増えることにより、システムが高価格となり、また、シ
ステムの信頼性も低下するという問題があった。
たように割込コントローラを付加する場合、部品点数が
増えることにより、システムが高価格となり、また、シ
ステムの信頼性も低下するという問題があった。
この考案は、このような背景の下になされたもので、新
たな外付け部品を必要とせず、プロセッサ内の既存の回
路のみで構成される割込要求処理回路を提供するもので
あり、これにより、エッジセンス型のプロセッサにおい
て、割込処理実行中に次の割込要求が発生した場合でも
正常な割込処理の実行を可能にすることを目的とする。
たな外付け部品を必要とせず、プロセッサ内の既存の回
路のみで構成される割込要求処理回路を提供するもので
あり、これにより、エッジセンス型のプロセッサにおい
て、割込処理実行中に次の割込要求が発生した場合でも
正常な割込処理の実行を可能にすることを目的とする。
［課題を解決するための手段］ この考案は、複数の割込要因の各々から割込要求信号が
与えられた場合に当該割込要求信号を許可するか否かを
指定する割込マスク情報を各割込み要因毎に記憶する割
込マスクレジスタと、 前記割込マスクレジスタの割込マスク情報の一時退避用
のスタック手段と、 前記各割込要求信号について、 a.当該割込要求信号が割込処理を要求する所定のレベル
となっており、かつ、 b.当該割込要求信号を許可する割込マスク情報が前記割
込マスクレジスタに記憶されている という条件の双方を満足するか否かの論理積演算を行う
と共にこれらの論理積演算の結果の論理和を演算し、こ
の論理積演算の結果を出力する割込要求検知手段と、 前記論理和演算の結果が所定の変化をするのを検知する
ことにより、前記各割込要求信号のいずれかが前記a,b
の条件を満足することとなったことを検知し、その割込
要求信号に対応した割込処理の実行をプロセッサに指示
し、この割込処理が完了した時点で、前記割込マスクレ
ジスタ内の各割込マスク情報を前記スタック手段に一時
退避させた後、すべての割込要因からの割込要求信号を
拒否する割込マスク情報を前記割込マスクレジスタに書
き込み、次いで前記スタック手段に退避された割込マス
ク情報を前記割込マスクレジスタに再度書き込む割込要
求処理手段と を具備することを特徴としている。
与えられた場合に当該割込要求信号を許可するか否かを
指定する割込マスク情報を各割込み要因毎に記憶する割
込マスクレジスタと、 前記割込マスクレジスタの割込マスク情報の一時退避用
のスタック手段と、 前記各割込要求信号について、 a.当該割込要求信号が割込処理を要求する所定のレベル
となっており、かつ、 b.当該割込要求信号を許可する割込マスク情報が前記割
込マスクレジスタに記憶されている という条件の双方を満足するか否かの論理積演算を行う
と共にこれらの論理積演算の結果の論理和を演算し、こ
の論理積演算の結果を出力する割込要求検知手段と、 前記論理和演算の結果が所定の変化をするのを検知する
ことにより、前記各割込要求信号のいずれかが前記a,b
の条件を満足することとなったことを検知し、その割込
要求信号に対応した割込処理の実行をプロセッサに指示
し、この割込処理が完了した時点で、前記割込マスクレ
ジスタ内の各割込マスク情報を前記スタック手段に一時
退避させた後、すべての割込要因からの割込要求信号を
拒否する割込マスク情報を前記割込マスクレジスタに書
き込み、次いで前記スタック手段に退避された割込マス
ク情報を前記割込マスクレジスタに再度書き込む割込要
求処理手段と を具備することを特徴としている。
［作用］ 上記構成によれば、割込要求処理手段は、割込要求検知
手段による論理和演算の結果が所定の変化をするのを検
知することにより、各割込要求信号のいずれかが前記a,
bの条件を満足することとなったことを検知し、その割
込要求信号に対応した割込処理を起動する。ここで、割
込処理の実行中に、別の割込要求信号が入力されたとす
る。この状態において、先の割込処理が終了すると、割
込要求処理手段は、割込マスクレジスタ内の割込マスク
情報を一旦スタック手段に退避させた後、割込マスクレ
ジスタに割込要求を拒否する割込マスク情報を書き込
む。これにより、その時点において入力されていた割込
要求信号は一旦拒否される。次いで退避された割込マス
ク情報は割込マスクレジスタに再度書き込まれる。この
結果、入力されたいた割込要求信号は復帰された割込マ
スク情報によってイネーブルされ、割込要求検知手段に
よる論理和演算の結果が所定の変化をすることとなる。
これにより上記一旦拒否された割込要求信号に対応した
割込処理が起動される。
手段による論理和演算の結果が所定の変化をするのを検
知することにより、各割込要求信号のいずれかが前記a,
bの条件を満足することとなったことを検知し、その割
込要求信号に対応した割込処理を起動する。ここで、割
込処理の実行中に、別の割込要求信号が入力されたとす
る。この状態において、先の割込処理が終了すると、割
込要求処理手段は、割込マスクレジスタ内の割込マスク
情報を一旦スタック手段に退避させた後、割込マスクレ
ジスタに割込要求を拒否する割込マスク情報を書き込
む。これにより、その時点において入力されていた割込
要求信号は一旦拒否される。次いで退避された割込マス
ク情報は割込マスクレジスタに再度書き込まれる。この
結果、入力されたいた割込要求信号は復帰された割込マ
スク情報によってイネーブルされ、割込要求検知手段に
よる論理和演算の結果が所定の変化をすることとなる。
これにより上記一旦拒否された割込要求信号に対応した
割込処理が起動される。
［実施例］ 以下、図面を参照して、この考案の一実施例を説明す
る。
る。
第１図はこの考案の一実施例による割込要求処理回路の
構成を示すブロック図である。この図において、IRQ1〜
IRQnは、各々割込要因からの割込要求信号である。11は
割込要求信号IRQ1〜IRQnに対応する割込マスク情報MASK
1〜MASKnを記憶する割込マスクレジスタ、12は割込マス
ク情報の一時退避用のスタックレジスタである。これら
は、割込マスク機能を実現するためにプロセッサ内に設
けられた既存のレジスタである。13および14は、プロセ
ッサによって実行される割込要求認識処理プログラムお
よび割込要求処理プログラムを表す。
構成を示すブロック図である。この図において、IRQ1〜
IRQnは、各々割込要因からの割込要求信号である。11は
割込要求信号IRQ1〜IRQnに対応する割込マスク情報MASK
1〜MASKnを記憶する割込マスクレジスタ、12は割込マス
ク情報の一時退避用のスタックレジスタである。これら
は、割込マスク機能を実現するためにプロセッサ内に設
けられた既存のレジスタである。13および14は、プロセ
ッサによって実行される割込要求認識処理プログラムお
よび割込要求処理プログラムを表す。
第２図はこの割込要求処理回路の動作を示したタイムチ
ャートである。第１図の構成において、最初、割込マス
ク情報MASK1およびMASK2は共にイネーブル状態、すなわ
ち、“1"であり、割込処理は実行されていないものとす
る。この状態において、割込要求信号IRQ1が立ち上がる
と、AND処理（符号１）の結果が“0"から“1"に変化
し、この結果、OR処理（符号10）の結果、すなわち、割
込要求情報INTが“0"から“1"に変化する。そして、プ
ロセッサが割込要求認識処理プログラム13を実行するこ
とにより、割込要求情報INTの立ち上がりが認識され、
プロセッサは割込要求処理プログラム14を実行する。こ
の結果、割込要求信号IRQ1に対応する割込処理Ａが起動
される。
ャートである。第１図の構成において、最初、割込マス
ク情報MASK1およびMASK2は共にイネーブル状態、すなわ
ち、“1"であり、割込処理は実行されていないものとす
る。この状態において、割込要求信号IRQ1が立ち上がる
と、AND処理（符号１）の結果が“0"から“1"に変化
し、この結果、OR処理（符号10）の結果、すなわち、割
込要求情報INTが“0"から“1"に変化する。そして、プ
ロセッサが割込要求認識処理プログラム13を実行するこ
とにより、割込要求情報INTの立ち上がりが認識され、
プロセッサは割込要求処理プログラム14を実行する。こ
の結果、割込要求信号IRQ1に対応する割込処理Ａが起動
される。
さて、この状態において、第２図のように、割込処理Ａ
の実行中に割込要求信号IRQ2が入力されたものとする。
この場合、割込処理Ａが終了すると、プロセッサは割込
要求処理プログラム14を起動し、以下の処理を実行す
る。まず、割込マスクレジスタ11の記憶情報をスタック
レジスタ12に一時退避させ、その後、割込マスクレジス
タ12に割込マスク情報MASK1〜MASKnとしてすべての割込
を拒否する情報（オール“0"）を書き込む。この結果、
AND処理１〜ｎの結果はすべて“0"となり、割込要求情
報INTは強制的に“0"とされる。次に、スタックレジス
タ12に退避された割込マスク情報MASK1〜MASKnを再び割
込マスクレジスタ11に復帰させる。この結果、AND処理
２の結果が“0"から“1"に変化し、割込要求情報INTが
立ち上がる。この結果、割込要求認識処理13および割込
要求処理14を介して割込処理Ｂが起動され、実行され
る。
の実行中に割込要求信号IRQ2が入力されたものとする。
この場合、割込処理Ａが終了すると、プロセッサは割込
要求処理プログラム14を起動し、以下の処理を実行す
る。まず、割込マスクレジスタ11の記憶情報をスタック
レジスタ12に一時退避させ、その後、割込マスクレジス
タ12に割込マスク情報MASK1〜MASKnとしてすべての割込
を拒否する情報（オール“0"）を書き込む。この結果、
AND処理１〜ｎの結果はすべて“0"となり、割込要求情
報INTは強制的に“0"とされる。次に、スタックレジス
タ12に退避された割込マスク情報MASK1〜MASKnを再び割
込マスクレジスタ11に復帰させる。この結果、AND処理
２の結果が“0"から“1"に変化し、割込要求情報INTが
立ち上がる。この結果、割込要求認識処理13および割込
要求処理14を介して割込処理Ｂが起動され、実行され
る。
［考案の効果］ 以上説明したように、この考案によれば、新たな外付け
部品を付加することなく、プロセッサ内の既存の回路の
みで割込要求処理回路を構成することができ、これによ
り、エッジセンス型のプロセッサにおいて、割込処理実
行中に次の割込要求が発生した場合でも正常な割込処理
の実行を可能となる。
部品を付加することなく、プロセッサ内の既存の回路の
みで割込要求処理回路を構成することができ、これによ
り、エッジセンス型のプロセッサにおいて、割込処理実
行中に次の割込要求が発生した場合でも正常な割込処理
の実行を可能となる。
第１図はこの考案の一実施例による割込要求処理回路の
構成を示すブロック図、第２図は同実施例の動作を示す
タイムチャート、第３図は従来の一般的な割込マスク機
能を有するプロセッサの動作を説明するブロック図、第
４図は割込要求信号をレベルセンスするタイプのプロセ
ッサの動作を示すタイムチャート、第５図は割込要求信
号をエッジセンスするタイプのプロセッサの動作を示す
タイムチャートである。 IRQ1〜IRQn……割込要求信号、MASK1〜MASKn……割込マ
スク情報、11……割込マスクレジスタ、12……スタック
レジスタ、13……割込要求認識プログラム、14……割込
要求処理プログラム。
構成を示すブロック図、第２図は同実施例の動作を示す
タイムチャート、第３図は従来の一般的な割込マスク機
能を有するプロセッサの動作を説明するブロック図、第
４図は割込要求信号をレベルセンスするタイプのプロセ
ッサの動作を示すタイムチャート、第５図は割込要求信
号をエッジセンスするタイプのプロセッサの動作を示す
タイムチャートである。 IRQ1〜IRQn……割込要求信号、MASK1〜MASKn……割込マ
スク情報、11……割込マスクレジスタ、12……スタック
レジスタ、13……割込要求認識プログラム、14……割込
要求処理プログラム。
Claims (1)
- 【請求項１】複数の割込要因の各々から割込要求信号が
与えられた場合に当該割込要求信号を許可するか否かを
指定する割込マスク情報を各割込み要因毎に記憶する割
込マスクレジスタと、 前記割込マスクレジスタの割込マスク情報の一時退避用
のスタック手段と、 前記各割込要求信号について、 a.当該割込要求信号が割込処理を要求する所定のレベル
となっており、かつ、 b.当該割込要求信号を許可する割込マスク情報が前記割
込マスクレジスタに記憶されている という条件の双方を満足するか否かの論理積演算を行う
と共にこれらの論理積演算の結果の論理和を演算し、こ
の論理和演算の結果を出力する割込要求検知手段と、 前記論理和演算の結果が所定の変化をするのを検知する
ことにより、前記各割込要求信号のいずれかが前記a,b
の条件を満足することとなったことを検知し、その割込
要求信号に対応した割込処理の実行をプロセッサに指示
し、この割込処理が完了した時点で、前記割込マスクレ
ジスタ内の各割込マスク情報を前記スタック手段に一時
退避させた後、すべての割込要因からの割込要求信号を
拒否する割込マスク情報を前記割込マスクレジスタに書
き込み、次いで前記スタック手段に退避された割込マス
ク情報を前記割込マスクレジスタに再度書き込む割込要
求処理手段と を具備することを特徴とする割込要求処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1383989U JPH074669Y2 (ja) | 1989-02-08 | 1989-02-08 | 割込要求処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1383989U JPH074669Y2 (ja) | 1989-02-08 | 1989-02-08 | 割込要求処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02104445U JPH02104445U (ja) | 1990-08-20 |
| JPH074669Y2 true JPH074669Y2 (ja) | 1995-02-01 |
Family
ID=31224499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1383989U Expired - Lifetime JPH074669Y2 (ja) | 1989-02-08 | 1989-02-08 | 割込要求処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH074669Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008129668A (ja) * | 2006-11-17 | 2008-06-05 | Meidensha Corp | Ｃｐｕの割込み制御方式 |
-
1989
- 1989-02-08 JP JP1383989U patent/JPH074669Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02104445U (ja) | 1990-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JPH04332055A (ja) | プログラム暴走検知方法 | |
| JPS6136665B2 (ja) | ||
| JPS60134351A (ja) | 待行列の登録および誤動作検出方式 | |
| JP2507789B2 (ja) | 仮想計算機の論理シミュレ―ション処理方式 | |
| JP2615921B2 (ja) | オペレーティングシステムにおける入出力制御方法 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JPS58115561A (ja) | メモリダンプ方式 | |
| JPH05313916A (ja) | 電子計算機における割込み処理方法及び電子計算機 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JPH0417530B2 (ja) | ||
| JPH0149975B2 (ja) | ||
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPS61131133A (ja) | ストア−ストツプ方式 | |
| JPH05225112A (ja) | 情報処理装置 | |
| JPS5922147A (ja) | 再試行処理のチエツク方式 | |
| JPH0477826A (ja) | マイクロプロセツサ | |
| JPS6058491B2 (ja) | エラ処理方式 | |
| JPH03192452A (ja) | デバイス入出力ドライバプログラムの割込処理方法 | |
| JPH02270058A (ja) | マイクロコンピュータ | |
| JPH05143388A (ja) | 並列処理プログラムのサスペンド方式 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JPH07146782A (ja) | デバイスドライバ登録状態検出方式 | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPH02217935A (ja) | デバッグ用割込み発生回路 |