JPS61131133A - ストア−ストツプ方式 - Google Patents
ストア−ストツプ方式Info
- Publication number
- JPS61131133A JPS61131133A JP59252923A JP25292384A JPS61131133A JP S61131133 A JPS61131133 A JP S61131133A JP 59252923 A JP59252923 A JP 59252923A JP 25292384 A JP25292384 A JP 25292384A JP S61131133 A JPS61131133 A JP S61131133A
- Authority
- JP
- Japan
- Prior art keywords
- data
- stop
- cpu
- address
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の記憶装置にデータの格納を行な
ったとき必要に応じてその中央処理装置を停止せしめる
に際してそのアドレスに、格納データが予め設定された
データと予め決められた関係にあることを加味してその
機能を高揚せしめたストアーストップ方式に関する。
ったとき必要に応じてその中央処理装置を停止せしめる
に際してそのアドレスに、格納データが予め設定された
データと予め決められた関係にあることを加味してその
機能を高揚せしめたストアーストップ方式に関する。
情報処理装置等において、そのプログラムをオンライン
でデバッグすることが必要になる場合がある。そのよう
なデバッグを複数のプログラムがオンラインで走行する
状況の中で効率よく行ない得ることがプログラムのデバ
ッグ等において要望されるところとなっている。
でデバッグすることが必要になる場合がある。そのよう
なデバッグを複数のプログラムがオンラインで走行する
状況の中で効率よく行ない得ることがプログラムのデバ
ッグ等において要望されるところとなっている。
従来の上述したような機能を遂行し得るものとして、ス
トアーストップ機、能がある。この機能はデータの格納
が行なわれた記憶装置アドレスと予め設定されたアドレ
スとが一致した場合に、中央処理装置の停止を生ぜしめ
てその格納の良否の判定°に供せしめんとするものであ
る。
トアーストップ機、能がある。この機能はデータの格納
が行なわれた記憶装置アドレスと予め設定されたアドレ
スとが一致した場合に、中央処理装置の停止を生ぜしめ
てその格納の良否の判定°に供せしめんとするものであ
る。
この従来のストアースト・７プ機能は格納されたデータ
の如何を問わず、アドレスの一致が生ずれば、直ちに中
央処理装置が停止してしまうという欠点を有する。この
ような方式を複数のプログラムが走るオンライン環境の
中に取り入れると、たまたまアドレスが一致したという
ことだけで、その都度中央処理装置が停止されてしまい
、デバッグ効率の向上を阻害することになる。
の如何を問わず、アドレスの一致が生ずれば、直ちに中
央処理装置が停止してしまうという欠点を有する。この
ような方式を複数のプログラムが走るオンライン環境の
中に取り入れると、たまたまアドレスが一致したという
ことだけで、その都度中央処理装置が停止されてしまい
、デバッグ効率の向上を阻害することになる。
本発明は上述の問題点の解決を図ったストアーストップ
方式を提供するもので、その手段は、データ格納時に必
要に応じて中央処理装置の停止を生ぜしめ得る機能を備
えた情報処理システムにおいて、データ格納アドレスと
予め設定されたチェックアドレスとを比較する比較手段
と、該比較手段が所定の出力結果を出力し、その格納デ
ータが予め設定されたデータと予め決められた関係にあ
るとき前記中央処理装置の停止を生ぜしめる手段とを備
えて構成したものである。
方式を提供するもので、その手段は、データ格納時に必
要に応じて中央処理装置の停止を生ぜしめ得る機能を備
えた情報処理システムにおいて、データ格納アドレスと
予め設定されたチェックアドレスとを比較する比較手段
と、該比較手段が所定の出力結果を出力し、その格納デ
ータが予め設定されたデータと予め決められた関係にあ
るとき前記中央処理装置の停止を生ぜしめる手段とを備
えて構成したものである。
本発明方式によれば、データを記憶装置に格納せしめた
アドレスとチェックアドレスとの一致で直ちに中央処理
装置の停止に至らしめず、そのアドレスの一致と格納デ
ータが予め設定されたデータと予め決められた関係にあ
ることが確認されたときに初めて、中央処理装置の停止
を生ぜしめている。
アドレスとチェックアドレスとの一致で直ちに中央処理
装置の停止に至らしめず、そのアドレスの一致と格納デ
ータが予め設定されたデータと予め決められた関係にあ
ることが確認されたときに初めて、中央処理装置の停止
を生ぜしめている。
従って、不必要な中央処理装置の停止は生ゼしめられず
、特に複数のプログラムが並行して処理されている場合
のデバッグ等の処理効率を高めることができる。
、特に複数のプログラムが並行して処理されている場合
のデバッグ等の処理効率を高めることができる。
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明の一実施例を示す。この図において、１
は中央処理装置（以下、ｃｐｕと略称する。）で、２は
本発明との関連でＣＰＵＩにおいて実行されるソフトウ
ェアである。このソフトウェア２は外部割込みを受ける
割込み制御ユニット３によって起動されるスーパバイザ
４と、スーパバイザ４によって起動されるタスクＡ、Ｘ
と、タスクＡによって起動されるタスクＢとを含む。そ
のタスクＢは起動されると後述するディスプレイ装置７
に対して表示要求を出すものであるとする。
は中央処理装置（以下、ｃｐｕと略称する。）で、２は
本発明との関連でＣＰＵＩにおいて実行されるソフトウ
ェアである。このソフトウェア２は外部割込みを受ける
割込み制御ユニット３によって起動されるスーパバイザ
４と、スーパバイザ４によって起動されるタスクＡ、Ｘ
と、タスクＡによって起動されるタスクＢとを含む。そ
のタスクＢは起動されると後述するディスプレイ装置７
に対して表示要求を出すものであるとする。
ＣＰＵＩには、記憶装置５が接続されるほか、コントロ
ーラ６を介してディスプレイ装置７が接続される。
ーラ６を介してディスプレイ装置７が接続される。
８はデータ指定ストアーストップ制御部で、これはＣＰ
ＵＩからデータ格納アドレスを一方の入力に受ける第１
の減算回路９と、ＣＰＵＩから格納データを一方の入力
に受ける第２及び第３の減算回路１０．１１と、第１．
第２及び第３の減算回路９，１０．１１に各別に接続さ
れその出力値が予め決められた関係にあるか否かを出力
する第１、第２及び第３の比較回路１２，１３．１４と
、第２及び第３の比較回路１３．１４のｃｐｕ停止判定
出力に応答してＣＰＵストップ命令を作成するＣＰＵス
トップ命令作成回路１５とから成る。
ＵＩからデータ格納アドレスを一方の入力に受ける第１
の減算回路９と、ＣＰＵＩから格納データを一方の入力
に受ける第２及び第３の減算回路１０．１１と、第１．
第２及び第３の減算回路９，１０．１１に各別に接続さ
れその出力値が予め決められた関係にあるか否かを出力
する第１、第２及び第３の比較回路１２，１３．１４と
、第２及び第３の比較回路１３．１４のｃｐｕ停止判定
出力に応答してＣＰＵストップ命令を作成するＣＰＵス
トップ命令作成回路１５とから成る。
１６はメモリ機構で、これはチェックアドレス用レジス
タ１７、データしきい値１用レジスタ１８及びデータし
きい値２用レジスタ１９を有し、これらのレジスタは装
置パネル等から人手により所定の値を設定し得るように
構成されている。そして、レジスタ１７の出力は第１の
減算回路９の他方の入力に接続され、レジスタ１８の内
容は第１の比較回路１２からのチェック依頼信号を受け
たとき第２の減算回路１０の他方の入力に供給され、そ
してレジスタ１９の内容は第２の比較回路１３からのチ
ェック依頼信号を受けたとき第３の減算回路１１の他方
の入力に供給されるように構成されている。
タ１７、データしきい値１用レジスタ１８及びデータし
きい値２用レジスタ１９を有し、これらのレジスタは装
置パネル等から人手により所定の値を設定し得るように
構成されている。そして、レジスタ１７の出力は第１の
減算回路９の他方の入力に接続され、レジスタ１８の内
容は第１の比較回路１２からのチェック依頼信号を受け
たとき第２の減算回路１０の他方の入力に供給され、そ
してレジスタ１９の内容は第２の比較回路１３からのチ
ェック依頼信号を受けたとき第３の減算回路１１の他方
の入力に供給されるように構成されている。
上述のような構成の下においてどのようにして本発明に
おけるストアーストップが生ぜしめられるかを以下に説
明する。
おけるストアーストップが生ぜしめられるかを以下に説
明する。
メモリ機構１６内に操作パネルからチェックアドレス用
レジスタ１７にＸ’Ａ ０００’、データしきい値１用
レジスタ１８にｘ”ｏ ｏ ｏ ｏ’、データしきい値
２用レジスタ１９にＸ’０００２’を人手により設定す
る。
レジスタ１７にＸ’Ａ ０００’、データしきい値１用
レジスタ１８にｘ”ｏ ｏ ｏ ｏ’、データしきい値
２用レジスタ１９にＸ’０００２’を人手により設定す
る。
割込制御ユニット３において外部割込み■が受け付けら
れると、スーパバイザ４の割込み処理が起動される（■
）。そのスーパバイザ４によりタスクＡが起動される（
■）。タスクＡにおいて、記憶装置ｉＥ５ （Ｄ７ Ｆ
Ｌ／スＸ’Ａ ０００’ｋ１．データＸ’０００３’
の格納要求が出され（■）、ＣＰＵ１から記憶装置５に
データの転送■が行なわれると共に、ＣＰＵＩからデー
タ指定ストアーストップ制御部８ヘデータ格納アドレス
チエツクの依頼が出される（■）。そのアドレスチェッ
クが第１の減算器９及びその出力値を受ける第１の比較
回路１２にて行なわれる。その結果、アドレス一致がな
いつまり上記出力値が零でないときＣＰＵＩにおける命
令実行が続行される。これは第２図フローチャートでは
ステップＳ１の〜のバスに対応する。
れると、スーパバイザ４の割込み処理が起動される（■
）。そのスーパバイザ４によりタスクＡが起動される（
■）。タスクＡにおいて、記憶装置ｉＥ５ （Ｄ７ Ｆ
Ｌ／スＸ’Ａ ０００’ｋ１．データＸ’０００３’
の格納要求が出され（■）、ＣＰＵ１から記憶装置５に
データの転送■が行なわれると共に、ＣＰＵＩからデー
タ指定ストアーストップ制御部８ヘデータ格納アドレス
チエツクの依頼が出される（■）。そのアドレスチェッ
クが第１の減算器９及びその出力値を受ける第１の比較
回路１２にて行なわれる。その結果、アドレス一致がな
いつまり上記出力値が零でないときＣＰＵＩにおける命
令実行が続行される。これは第２図フローチャートでは
ステップＳ１の〜のバスに対応する。
逆に、アドレス一致（第２図のステップｓ１の−のパス
）が得られるならば、第１の比較回路１２からデータし
きい値１用レジスタ１８に対し第１のチェック依頼信号
■が送られて格納データと最小値（第１のデータしきい
値）とのチェック■が第２の減算回路ＩＯ及びその出方
値を受ける第２の比較回路１３にて行なわれる。その結
果、格納データが最小値以上であること（第２図のステ
ップＳ２のＹＥＳ）が判明すると、第２の比較回路１３
からデータしきい値２用レジスター９に対し次に述べる
ような第２のチェック依頼信号が送られて格納データと
最大値（第２のデータしきい値）とのチェック［株］が
第３の減算器１１及びその出力値を受ける第３の比較回
路１４にて行なわれる。その結果、格納データが最大値
以上である（第２図のステップＳ３のＮｏ）ことが判明
すると、ＣＰＵ１における命令実行の続行■となり、タ
スクＡからＣＰＵＩに対しディスプレイ装置７に対する
表示要求［相］が出され、ＣＰＵ１はＣ−ＢＵＳ２０を
介して表示要求０を送出する。この要求を受けたコント
ローラ６内のソフトウェアが実行されてディスプレイ装
置７への表示制御［相］が行なわれる。
）が得られるならば、第１の比較回路１２からデータし
きい値１用レジスタ１８に対し第１のチェック依頼信号
■が送られて格納データと最小値（第１のデータしきい
値）とのチェック■が第２の減算回路ＩＯ及びその出方
値を受ける第２の比較回路１３にて行なわれる。その結
果、格納データが最小値以上であること（第２図のステ
ップＳ２のＹＥＳ）が判明すると、第２の比較回路１３
からデータしきい値２用レジスター９に対し次に述べる
ような第２のチェック依頼信号が送られて格納データと
最大値（第２のデータしきい値）とのチェック［株］が
第３の減算器１１及びその出力値を受ける第３の比較回
路１４にて行なわれる。その結果、格納データが最大値
以上である（第２図のステップＳ３のＮｏ）ことが判明
すると、ＣＰＵ１における命令実行の続行■となり、タ
スクＡからＣＰＵＩに対しディスプレイ装置７に対する
表示要求［相］が出され、ＣＰＵ１はＣ−ＢＵＳ２０を
介して表示要求０を送出する。この要求を受けたコント
ローラ６内のソフトウェアが実行されてディスプレイ装
置７への表示制御［相］が行なわれる。
こうして、タスクＡがディスプレイ装置に表示要求を出
している間にＷａｉｔ状態になっている間に、スーパバ
イザ４がタスクＸを起動する（■）。そのタスクＸにお
いて、記憶装置５のアドレスＸ’ＡＯＯＯ’にデータＸ
″Ｆ Ｆ Ｆ Ｆ’の格納要求を出したとする（［相］
）。そうすると、上述の■乃至■と同様にしてＯ乃至［
相］の処理が行なわれる。その結果、格納データは符号
付演算を行なうと最小値以下であるため（＠）、ＣＰＵ
スト７プ命令作成回路Ｉ５が動作されてＣＰＵＩの停止
を生ぜしめる。
している間にＷａｉｔ状態になっている間に、スーパバ
イザ４がタスクＸを起動する（■）。そのタスクＸにお
いて、記憶装置５のアドレスＸ’ＡＯＯＯ’にデータＸ
″Ｆ Ｆ Ｆ Ｆ’の格納要求を出したとする（［相］
）。そうすると、上述の■乃至■と同様にしてＯ乃至［
相］の処理が行なわれる。その結果、格納データは符号
付演算を行なうと最小値以下であるため（＠）、ＣＰＵ
スト７プ命令作成回路Ｉ５が動作されてＣＰＵＩの停止
を生ぜしめる。
このようにして、単なるアドレス一致だけでは、その都
度ＣＰＵＩが停止せしめられてしまうのを回避し得るこ
とができる。それ故、とりわけ複数のプログラムが並行
して処理されている環境におけるデバッグ等の処理効率
を向上させ得る。
度ＣＰＵＩが停止せしめられてしまうのを回避し得るこ
とができる。それ故、とりわけ複数のプログラムが並行
して処理されている環境におけるデバッグ等の処理効率
を向上させ得る。
なお、上記実施例では、データ指定ストアーストップ制
御部８が３つの減算器及び比較回路を用いて構成する例
について説明したが、マルチプレクサを用いて１つの減
算器及び比較回路にて同効を生ぜしめるように構成して
もよい。
御部８が３つの減算器及び比較回路を用いて構成する例
について説明したが、マルチプレクサを用いて１つの減
算器及び比較回路にて同効を生ぜしめるように構成して
もよい。
以上説明したように、本発明によれば、アドレス一致に
、格納データが予め設定されたデータと予め決められた
関係にあることを加味しているから、従来のようなアド
レス−数毎のＣＰＵ停止はなくなり、デバッグ等の処理
効率を向上させ得る。
、格納データが予め設定されたデータと予め決められた
関係にあることを加味しているから、従来のようなアド
レス−数毎のＣＰＵ停止はなくなり、デバッグ等の処理
効率を向上させ得る。
第１図は本発明の一実施例を示す図、第２図は第１図実
施例の説明に用いるフローチャートである。 図において、ｌはＣＰＵ、２はソフトウェア（４はスー
パバイザ、Ａ、Ｂ、Ｘはタスクである。 ）、３は割込み制御ユニット、５は記憶装置、６はコン
トローラ、７はディスプレイ装置、９乃至１′１は減算
回路、１２乃至１４は比較回路、１５はＣＰＵストップ
命令作成回路、１７乃至１９はレジスタである。 （，２］づ゛二 第１図 第９図
施例の説明に用いるフローチャートである。 図において、ｌはＣＰＵ、２はソフトウェア（４はスー
パバイザ、Ａ、Ｂ、Ｘはタスクである。 ）、３は割込み制御ユニット、５は記憶装置、６はコン
トローラ、７はディスプレイ装置、９乃至１′１は減算
回路、１２乃至１４は比較回路、１５はＣＰＵストップ
命令作成回路、１７乃至１９はレジスタである。 （，２］づ゛二 第１図 第９図
Claims (2)
- （１）データ格納時に必要に応じて中央処理装置の停止
を生ぜしめ得る機能を備えた情報処理装置において、デ
ータ格納アドレスと予め設定されたチェックアドレスと
を比較する格納アドレス比較手段と、該比較手段が所定
の比較結果を出力し、その格納データが予め設定された
データと予め決められた関係にあるとき前記中央処理装
置の停止を生ぜしめる格納データ手段とを備えて構成し
たことを特徴とするストアーストップ方式。 - （２）前記予め決められた関係は格納データが第１のデ
ータしきい値以上であり且つ該第１のデータしきい値よ
り大きい第２のデータしきい値以下である関係にあるこ
とを特徴とする特許請求の範囲第１項記載のストアース
トップ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252923A JPS61131133A (ja) | 1984-11-30 | 1984-11-30 | ストア−ストツプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252923A JPS61131133A (ja) | 1984-11-30 | 1984-11-30 | ストア−ストツプ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131133A true JPS61131133A (ja) | 1986-06-18 |
Family
ID=17244047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252923A Pending JPS61131133A (ja) | 1984-11-30 | 1984-11-30 | ストア−ストツプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131133A (ja) |
-
1984
- 1984-11-30 JP JP59252923A patent/JPS61131133A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| JPS61131133A (ja) | ストア−ストツプ方式 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP2653412B2 (ja) | ブレークポイント設定方法 | |
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JPS6239792B2 (ja) | ||
| JPH0451329A (ja) | コンテキスト切替装置 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JP3075359B2 (ja) | プログラムデバッグ開始処理方式 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS58129525A (ja) | デ−タ処理システムのデ−タ入出力制御方法 | |
| JPS63157238A (ja) | コンピユ−タ | |
| JPS61240341A (ja) | マイクロプログラム制御装置 | |
| JP2613986B2 (ja) | 情報処理装置 | |
| JPS61194531A (ja) | 命令実行制御装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| EP0503390A1 (en) | Microcomputer having direct memory access mode | |
| JPH02183342A (ja) | 割込み制御装置 | |
| JPH05324593A (ja) | マルチ・プロセッサシステムにおけるタスク管理方式 | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPH05342021A (ja) | マルチタスク計算機 | |
| JPH03129536A (ja) | ブレークアドレス検出装置 | |
| JPS62271028A (ja) | マイクロプロセツサ |