JP2008129668A

JP2008129668A - Ｃｐｕの割込み制御方式

Info

Publication number: JP2008129668A
Application number: JP2006311012A
Authority: JP
Inventors: Yuuichi Ikumichi; 裕一生路
Original assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Current assignee: Meidensha Corp; Meidensha Electric Manufacturing Co Ltd
Priority date: 2006-11-17
Filing date: 2006-11-17
Publication date: 2008-06-05

Abstract

【課題】異常となったデバイスからの割込み信号のみをハードウェア構成でマスクする。
【解決手段】デバイス１〜３はＣＰＵ５への割込み信号を発生し、割込制御デバイス４は各デバイスに設定された優先順位に従って選択した割込み信号をＣＰＵに与える。各デバイス別に設けたアサート時間チェックタイマ６は、各デバイスが発生する割込み信号について、アサート時間が設定時間を越えたときに割込異常通知信号を発生し、各デバイス別に設けたマスク回路７は、アサート時間チェックタイマから割込異常通知信号が与えられたときに当該デバイスから割込制御デバイスに発生する割込信号をマスクする。
チェックタイマ６を各デバイス共通のものにすること、異常発生を上位システムに通知することも含む。
【選択図】図１

Description

本発明は、複数デバイスからＣＰＵに割込みを行うための割込み制御方式に関するものである。

図５は、従来の割込み制御方式を示す要部構成図である（例えば、特許文献１参照）。１〜３は、それぞれ割込み機能を搭載したデバイスＡ、デバイスＢ、デバイスＣ、４はＦＰＧＡ（Field Programmable Gate Array）等で割込み制御機能を実現した割込制御デバイス、５はＣＰＵである。

デバイスＡ〜Ｃから割込制御デバイス４へ与えられる割込み信号をＩＮＴＡ信号、ＩＮＴＢ信号、ＩＮＴＣ信号、ＣＰＵへの割込み信号をＩＮＴ信号とする。なお、割込み機能搭載デバイスをＡ〜Ｃの３種類として示すが、これらを増設した場合も同様の制御になる。この制御は以下の機能を有して実現される。

（１）デバイスＡは、必要に応じてＩＮＴＡ信号をアサートする。同様に、デバイスＢはＩＮＴＢ信号、デバイスＣはＩＮＴＣ信号をアサートする。各信号は互いに独立して動作するため、各割込み信号が重複してアサートされる場合もある。

（２）割込制御デバイス４は、各割込み信号を判別してＣＰＵ５へ通達する。

（３）割込制御デバイス４は、例えばプライオリティエンコーダにより各デバイスの優先順位を設定して、ＣＰＵ５へ順次割込みをアサートする。

（４）割込制御デバイス４は、電源投入時は割込みがかからないようにマスクされ、その後にソフトウェア等によりマスクを解除し、優先順位に従って割込み機能の有効／無効の制御をする。この機能は、ＣＰＵの内部レジスタに設定される場合と、各デバイスＡ〜Ｃのレジスタに設定される場合が多い。

（５）ＣＰＵ５は各割込みの処理を実行して、各デバイスの割込み信号をネゲートにする。
特開平１０−３２６１９４号公報

従来の割込み制御方式は、各デバイスＡ〜Ｃや割込制御デバイス４が正常に動作しているときは何ら問題はない。しかし、デバイスＡ〜Ｃがその異常等により割込み信号を発生し続けるときに問題が発生する。

例えば、デバイスＡが、その故障等により割込みを発生し続けると、ＣＰＵ５はその割込みの処理を意味もなく処理し続ける。この異常発生において、ＣＰＵ５がソフトウェア的に認識しても、ＣＰＵ５が異常デバイスＡのレジスタを使用してマスクすることはできない。また、ＣＰＵ５側のレジスタをマスクに使用する場合、割込みマスクはその割込みより弱い割込みは一括でマスクしてしまう使い方が一般的であるため、正常なデバイスからの割込みも使用できなくなってしまう。

通常は、故障デバイスが発生し、異常を認知すれば、いずれ修理交換されて正常なシステムとして動作する。しかし、修理交換までの間は故障になったデバイス以外の機能もほとんど働かなくなり、システムとしては大きな障害原因になる。

本発明の目的は、上記の課題を解決したＣＰＵの割込み制御方式を提供することにある。

本発明は、前記の課題を解決するため、各デバイスからの割込み信号のアサート時間をチェックし、設定する時間を超えた割込み信号をマスクするようにしたもので、以下の構成を特徴とする。

（１）複数のデバイスＡ〜Ｃから割込み信号が与えられたときに、各デバイスに設定された優先順位に従って選択した割込み信号をＣＰＵに与える割込制御デバイスを備えたＣＰＵの割込み制御方式であって、
前記各デバイス毎に設けられ、各デバイスＡ〜Ｃから発生する割込み信号について、そのアサート時間が設定時間を越えたときに異常発生と判定し、この判定で割込異常通知信号を発生する複数のアサート時間チェックタイマと、
前記各デバイス毎に設けられ、前記アサート時間チェックタイマから割込異常通知信号が与えられたときに当該デバイスから前記割込制御デバイスに発生する割込み信号をマスクするマスク回路とを備えたことを特徴とする。

（２）複数のデバイスＡ〜Ｃから割込み信号が与えられたときに、各デバイスに設定された優先順位に従って選択した割込み信号をＣＰＵに与える割込制御デバイスを備えたＣＰＵの割込み制御方式であって、
前記割込制御デバイスからＣＰＵに与える割込み信号について、そのアサート時間が設定時間を越えたときに異常発生と判定し、この判定でデバイス別の割込異常通知信号を発生する１つのアサート時間チェックタイマと、
前記各デバイス毎に設けられ、前記アサート時間チェックタイマからデバイス別の割込異常通知信号が与えられたときに当該デバイスから前記割込制御デバイスに発生する割込み信号をマスクするマスク回路とを備えたことを特徴とする。

（３）前記アサート時間チェックタイマが異常判定をしたときに、ＣＰＵへ異常通知信号を発生する異常通知回路を設け、該ＣＰＵが上位システムに異常通知可能にしたことを特徴とする。

以上のとおり、本発明によれば、各デバイスからの割込み信号のアサート時間をチェックし、設定する時間を超えた割込み信号をマスクするようにしたため、デバイス故障等により異常となったデバイスからの割込み信号のみをマスクすることができる。

また、異常通知回路の追加により、異常発生したデバイスの機能を使用しない状態で他のデバイス機能を使用した処理を継続でき、しかも上位システムへの通知で異常発生したデバイスの修理、交換等の作業予定確立とその修復を迅速に行うことができる。

また、ソフトウェアを介在することなくハードウェアのみで実現でき、異常発生したデバイスの修理までの間は、故障機能は動作しないがそれ以外の機能は正常に動作させてシステムをより有効に構築し続けることが可能となる。ひいては、より信頼性の高いシステムの構築ができることになる。

（実施形態１）
図１は、本発明の実施形態を示す要部構成図であり、図５と同等の部分は同一符号で示す。

図１において、デバイスＡ〜Ｃは、デバイスＡに代表して示すように、それぞれデバイス割込信号アサート時間チェックタイマ６とマスク回路７を外部回路として、または内蔵して割込み信号を発生する。

デバイス割込信号アサート時間チェックタイマ６は、一般的に言うバスタイムアウト機能になり、割込み発生からのアサート時間を測定し、このアサート時間が一定値を超えたか否かで割込み発生の異常の有無を判定し、異常発生のときにマスク回路７にデバイス割込信号異常通知をする。例えば、デバイス割込信号アサート時間チェックタイマ６は、カウンタ回路と比較演算回路で構成され、デバイスＡから割込み信号ＩＮＴＡを発生している時間をカウンタ回路でカウントし、この時間（カウンタ計数値）を設定時間に対応した設定値と比較し、設定時間に達したときにデバイス割込信号異常と判定し、デバイス割込信号異常通知信号をアサートする。

デバイスＡを例にすると、マスク回路７は、通常時はデバイスＡからのＩＮＴＡ信号をそのまま新ＩＮＴＡ信号として生成して割込制御デバイス４に伝達し、チェックタイマ６からデバイス割込信号異常通知信号がアサートされた場合は，ＩＮＴＡ信号をマスクし、新ＩＮＴＡ信号をネゲートする。これらチェックタイマ６とマスク回路７による割込み異常時の制御は以下のようになる。

（１）各デバイスＡ〜Ｃは、互いに非同期に動作するため、自分の割込み機能より優先順位の高い割込み機能が発生することも考慮し、チェックタイマ６の設定時間は、最悪遅延処理時間に設定する。

（２）デバイス割込信号アサート時間チェックタイマ６は、最悪遅延処理時間にてタイムアウトを発生したとき、デバイス割込信号異常通知信号をアサートする。

（３）マスク回路７は、デバイスＡの場合、ＩＮＴＡ信号とデバイス割込信号異常通知信号より判別して、新ＩＮＴＡ信号を生成する。

（４）デバイスＢからのＩＮＴＢ信号、デバイスＣからのＩＮＴＣ信号も同様のチェックタイマ６とマスク回路７によって、新ＩＮＴＢ信号、新ＩＮＴＣ信号を生成する。

（５）マスク回路７は、割込異常通知信号を認識した場合は、割込み信号をマスクする。

したがって、本実施形態によれば、各デバイスＡ〜Ｃからの割込み信号のアサートをデバイス割込信号アサート時間チェックタイマ６によって異常の有無を監視し、また、マスク回路７によって異常または正常割込みを識別して正常時のみ割込み信号をアサートすることにより、デバイスの異常で割込みが発生し続けるときにも当該デバイスからの割込み信号がマスクされ、割込制御デバイス４は他のデバイスからの割込み信号に対する正常な制御ができる。

このマスク制御は、異常割込みを発生しているデバイスに対してハードウェアのみで実現でき、しかも従来のＣＰＵ内レジスタまたはデバイスＡ〜Ｃ内レジスタによるマスク方式に比べて、正常なデバイスからの割込み機能を確保した割込み制御を継続できる。すなわち、故障デバイスが発生し、その異常を認知から修理交換までを待つこと無く、システムとしては障害を最小限にとどめて運転を継続できる。

（実施形態２）
図２は、本発明の実施形態を示す要部構成図である。同図が図１と異なる部分は、デバイス割込信号アサート時間チェックタイマ６のほか、ＣＰＵ５への異常通知回路８を追加した点にある。

この異常通知回路８は、チェックタイマ６により当該デバイスの異常検出で起動されてＣＰＵ５への異常通知信号Ａを発信する。この異常通知信号Ａを受信したＣＰＵ５は、異常発生した当該デバイスコード（デバイス毎にシステムで割り当てた識別コード）と共に、外部ＤＯやＬＡＮ等のネットワークを通じて上位の監視システム等へ通知することを可能にする。

この異常通知回路８の追加により、異常発生したデバイスの機能を使用しない状態で他のデバイス機能を使用した処理を継続でき、しかも上位システムへの通知で異常発生したデバイスの修理、交換等の作業予定確立とその修復を迅速に行うことができ、信頼性の高いシステムの構築が可能となる。

（実施形態３）
図３は、本発明の実施形態を示す要部構成図であり、図５と同等の部分は同一符号で示す。

図３において、デバイス割込信号アサート時間チェックタイマ６は、割込制御デバイス４からＣＰＵ５への割込み信号ＩＮＴのアサート時間を測定し、このアサート時間が一定値を越えたか否かで割込み発生の異常の有無を判定し、異常と判定したときにＬＯＣＫ信号を発生する。このＬＯＣＫ信号は、割込み信号ＩＮＴに含まれるデバイスコードに応じて、デバイス別にしたＩＮＴＡＬＯＣＫ信号〜ＩＮＴＣＬＯＣＫ信号を発生する。

マスク回路７Ａ〜７Ｃは、各デバイスＡ〜Ｃからの割込み信号ＩＮＴＡ〜ＩＮＴＣに対してマスク機能を有し、チェックタイマ６からＩＮＴＡＬＯＣＫ信号〜ＩＮＴＣＬＯＣＫ信号が与えられたときに割込み信号ＩＮＴＡ〜ＩＮＴＣをロックする。

これらチェックタイマ６とマスク回路７Ａ〜７Ｃによる割込み異常時の制御は以下のようになる。

（１）デバイスＡは、必要に応じて、ＩＮＴＡ信号をアサートする。同様に、デバイスＢはＩＮＴＢ信号、デバイスＣはＩＮＴＣ信号をアサートする。各信号は互いに個別に動作するた各割込み信号が重複してアサートすることもある。

（２）ＩＮＴＡマスク回路７Ａは、ＩＮＴＡ信号とＩＮＴＡＬＯＣＫ信号より判別して、新ＩＮＴＡ信号を生成する。

（３）ＩＮＴＢマスク回路７Ｂは、ＩＮＴＢ信号とＩＮＴＢＬＯＣＫ信号より判別して、新ＩＮＴＢ信号を生成する。

（４）ＩＮＴＣマスク回路７Ｃは、ＩＮＴＣ信号とＩＮＴＣＬＯＣＫ信号より判別して、新ＩＮＴＣ信号を生成する。

（５）割込制御デバイス４は、各割込み信号を判別してＣＰＵ５へ通達する。

（６）ＩＮＴアサート時間チェックタイマ６は、割込制御デバイス４がアサートしているＣＰＵへの割込み信号ＩＮＴとその割込みの各割込最悪遅延処理時間にてタイムアウト監視を行う。そして、異常を認識したとき（タイムアウト）、各割込みに対して、ＩＮＴＡＬＯＣＫ信号、ＩＮＴＢＬＯＣＫ信号、ＩＮＴＣＬＯＣＫ信号を生成する。

（７）マスク回路７Ａ〜７Ｃは、ＩＮＴＡＬＯＣＫ信号、ＩＮＴＢＬＯＣＫ信号、ＩＮＴＣＬＯＣＫ信号が与えられたときに、当該デバイスの割込み信号をマスクする。

以上のように、実施形態１では、個別に割込みのアサート時間を監視していたが、本実施形態では割込制御デバイス４の出力になる割込み信号ＩＮＴを監視することによって、一括監視できる。また、アサート時間の監視時間がより短時間で確認でき、ハードウェアの機能としてもまとめられる部分が多いため、より効率よくハードウェアの実現が可能である。

（実施形態４）
図４は、本発明の実施形態を示す要部構成図である。同図が図３と異なる部分は、ＩＮＴＡアサート時間チェックタイマ６のほか、ＣＰＵ５への異常通知回路６Ａを追加した点にある。

この異常通知回路６Ａは、チェックタイマ６により当該デバイスの異常検出で起動されてＣＰＵ５への異常通知信号を発信する。この異常通知信号を受信したＣＰＵ５は、異常発生した当該デバイスコードと共に、外部ＤＯやＬＡＮ等のネットワークを通じて上位の監視システム等へ通知することを可能にする。

本実施形態によれば、実施形態２と同様に、異常発生したデバイスの機能を使用しない状態で他のデバイス機能を使用した処理を継続でき、しかも上位システムへの通知で異常発生したデバイスの修理、交換等の作業予定確立とその修復を迅速に行うことができ、信頼性の高いシステムの構築が可能となる。

なお、実施形態１〜４では、割込み機能を搭載したデバイスは、３種類の場合を示すが、これらを更に増やしても同様の制御ができる。

本発明の実施形態１を示す要部構成図。本発明の実施形態２を示す要部構成図。本発明の実施形態３を示す要部構成図。本発明の実施形態４を示す要部構成図。従来の割込み制御方式を示す要部構成図。

符号の説明

１デバイスＡ
２デバイスＢ
３デバイスＣ
４割込制御デバイス
５ＣＰＵ
６デバイス割込信号アサート時間チェックタイマ
７，７Ａ、７Ｂ、７Ｃマスク回路
８異常通知回路

Claims

複数のデバイスＡ〜Ｃから割込み信号が与えられたときに、各デバイスに設定された優先順位に従って選択した割込み信号をＣＰＵに与える割込制御デバイスを備えたＣＰＵの割込み制御方式であって、
前記各デバイス毎に設けられ、各デバイスＡ〜Ｃから発生する割込み信号について、そのアサート時間が設定時間を越えたときに異常発生と判定し、この判定で割込異常通知信号を発生する複数のアサート時間チェックタイマと、
前記各デバイス毎に設けられ、前記アサート時間チェックタイマから割込異常通知信号が与えられたときに当該デバイスから前記割込制御デバイスに発生する割込み信号をマスクするマスク回路とを備えたことを特徴とするＣＰＵの割込み制御方式。
複数のデバイスＡ〜Ｃから割込み信号が与えられたときに、各デバイスに設定された優先順位に従って選択した割込み信号をＣＰＵに与える割込制御デバイスを備えたＣＰＵの割込み制御方式であって、
前記割込制御デバイスからＣＰＵに与える割込み信号について、そのアサート時間が設定時間を越えたときに異常発生と判定し、この判定でデバイス別の割込異常通知信号を発生する１つのアサート時間チェックタイマと、
前記各デバイス毎に設けられ、前記アサート時間チェックタイマからデバイス別の割込異常通知信号が与えられたときに当該デバイスから前記割込制御デバイスに発生する割込み信号をマスクするマスク回路とを備えたことを特徴とするＣＰＵの割込み制御方式。
前記アサート時間チェックタイマが異常判定をしたときに、ＣＰＵへ異常通知信号を発生する異常通知回路を設け、該ＣＰＵが上位システムに異常通知可能にしたことを特徴とする請求項１または２に記載のＣＰＵの割込み制御方式。