JP4655718B2 - コンピュータシステム及びその制御方法 - Google Patents
コンピュータシステム及びその制御方法 Download PDFInfo
- Publication number
- JP4655718B2 JP4655718B2 JP2005089458A JP2005089458A JP4655718B2 JP 4655718 B2 JP4655718 B2 JP 4655718B2 JP 2005089458 A JP2005089458 A JP 2005089458A JP 2005089458 A JP2005089458 A JP 2005089458A JP 4655718 B2 JP4655718 B2 JP 4655718B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- bmc
- bus
- failure
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
前記BMCの障害を検出したとき、前記バスHUB部と前記バス切り替え部に対して障害を通知する障害検出部と、を備え、前記バスHUB部は、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCと前記デバイスとの間のパスを切り離すとともに、前記バス切り替え部とのパスを接続し、前記バス切り替え部は、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCが障害で動作できないことを前記シリアルインタフェースを介して前記管理装置に通知し、前記BMCと前記管理装置のパスを切り離し、前記シリアルインタフェースに接続する管理装置を前記バスHUB部のパスに接続して、前記管理装置と前記バスHUB部のパスを接続する。
前記コンピュータの障害検出部が、前記BMCの障害を検出する工程と、
前記BMCの障害が検出されたとき、前記コンピュータの切替制御部が、前記BMCと前記バスHUBのパスを切り離すとともに、前記BMCと前記管理装置とのパスを切り離し、前記管理装置と前記バスHUBとのパスを接続するように切替制御する工程と、を含む。
複数の前記コンピュータと、前記管理装置とがシリアルインタフェースにてデイジーチェイン接続されているコンピュータ・システムの制御方法であって、
一のコンピュータの障害検出部が、前記BMCの障害を検出する工程と、
前記一のコンピュータにおいて、前記BMCの障害が検出されたとき、前記一のコンピュータの切替制御部が、前記BMCと前記バスHUB部のパスを切り離すとともに、前記BMCと前記管理装置のパスを切り離し、他のコンピュータのBMCを、前記一のコンピュータのバスHUB部のパスに接続することで、前記一のコンピュータのデバイスに接続する工程と、
前記他のコンピュータのBMCが、前記一のコンピュータの前記バスHUB部を介して前記一のコンピュータのデバイスの制御を行う工程と、を含む。
102、202 BMC
103、203 バスHUB部
104 障害検出部
105 バス切り替え部
106 デバイス
107、108、109、110、207、210 パス
301、3n1 コンピュータ
302、3n2 ユニット
303 デバイス(プロセッサP、コントローラC、電源)
305 管理装置
Claims (6)
- コンピュータ内の複数系統のデバイスのパスの接続/切り離しを制御するバスHUB部と、
前記バスHUB部を介して前記デバイスと接続され、前記デバイスの監視及び電源制御の少なくとも1つを行うとともに、コンピュータ外部の管理装置に接続されるコントローラと、
前記コントローラの障害を検出する障害検出部と、
バス切り替え部と、
を備え、
前記バス切り替え部は、前記障害検出部から前記コントローラの障害検出の通知を受けたとき、前記コントローラと前記デバイスとのパスを前記バスHUB部を制御して切り離すとともに、前記コントローラと前記コンピュータ外部の前記管理装置とのパスを切り離し、前記コンピュータ外部の前記管理装置と前記コンピュータ内の前記デバイスとのパスを接続するように切替制御し、
前記コンピュータ外部の前記管理装置から、前記バス切り替え部と前記バスHUB部を介して、前記コンピュータ内の前記デバイスの監視及び電源制御の少なくとも1つを行うことを可能としてなる、ことを特徴とするコンピュータ。 - 複数系統のデバイスのパスの接続/切り離しを制御するバスHUB部と、
前記バスHUB部を介して前記デバイスと接続され、前記デバイスの監視及び電源制御の少なくとも1つを行うとともに、前記コンピュータ外部の管理装置に接続されるBMC(Baseboard Management Controller)と、
バス切り替え部と、
前記BMCの障害を検出したとき、前記バスHUB部と前記バス切り替え部に対して障害を通知する障害検出部と、
を備え、
前記バスHUB部は、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCと前記デバイスとの間のパスを切り離すとともに、前記バス切り替え部とのパスを接続し、
前記バス切り替え部は、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCが障害で動作できないことを前記管理装置に通知し、前記BMCと前記管理装置のパスを切り離し、前記コンピュータ外部の前記管理装置と前記バスHUB部のパスを接続するように切替制御して、前記コンピュータ外部の前記管理装置と前記コンピュータ内の前記デバイスとのパスを接続し、前記コンピュータ外部の前記管理装置から、前記バス切り替え部と前記バスHUB部を介して、前記コンピュータ内の前記デバイスの監視及び電源制御の少なくとも1つを行うことを可能としてなる、ことを特徴とするコンピュータ。 - 複数のコンピュータと、管理装置とがシリアルインタフェースでデイジーチェイン接続されているコンピュータ・システムにおいて、
少なくとも1つの前記コンピュータは、
複数系統のデバイスのパスの接続/切り離しを制御するバスHUB部と、
前記バスHUB部を介して前記デバイスと接続され、前記デバイスの監視及び電源制御の少なくとも1つを行うとともに、前記コンピュータ外部の管理装置に接続されるBMC(Baseboard Management Controller)と、
バス切り替え部と、
前記BMCの障害を検出したとき、前記バスHUB部と前記バス切り替え部に対して障害を通知する障害検出部と、
を備え、
前記バスHUB部は、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCと前記デバイスとの間のパスを切り離すとともに、前記バス切り替え部とのパスを接続し、
前記バス切り替え部は、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCが障害で動作できないことを前記シリアルインタフェースを介して前記管理装置に通知し、前記BMCと前記管理装置のパスを切り離し、前記シリアルインタフェースに接続する管理装置を前記バスHUB部のパスに接続するように切替制御して、前記コンピュータ外部の前記管理装置と前記コンピュータ内の前記デバイスとのパスを接続し、前記コンピュータ外部の前記管理装置から、前記バス切り替え部と前記バスHUB部を介して、前記コンピュータ内の前記デバイスの監視及び電源制御の少なくとも1つを行うことを可能としてなる、ことを特徴とするコンピュータ・システム。 - 複数系統のデバイスのパスの接続/切り離しを制御するバスHUBを介して接続されるデバイスの監視及び電源制御の少なくとも1つを行うとともにコンピュータ外部の管理装置に接続されるBMC(Baseboard Management Controller)を有するコンピュータを複数備え、前記複数のコンピュータと、管理装置とがシリアルインタフェースでデイジーチェイン接続されているコンピュータ・システムにおいて、
前記複数のコンピュータのうち少なくとも一のコンピュータが、
バス切り替え部と、
前記BMCの障害を検出したとき、前記バスHUB部と前記バス切り替え部に対して障害を通知する障害検出部と、
をさらに備え、
前記一のコンピュータにおいて、前記BMCで障害発生時、前記バスHUB部は、前記障害検出部からの前記BMCの障害の通知により、前記BMCと前記デバイスのパスを切り離し、前記バス切り替え部とのパスを接続し、
前記一のコンピュータにおいて、前記バス切り替え部は、前記障害検出部からの前記BMCの障害の通知により、前記BMCが障害で動作できないことを、前記シリアルインタフェースを介して前記他のコンピュータのBMCに通知し、
前記一のコンピュータにおいて、前記バス切り替え部は、前記BMCと前記管理装置のパスを切り離し、前記シリアルインタフェースに接続する前記他のコンピュータのBMCを、前記一のコンピュータのバスHUB部のパスに接続するように切替制御することで、前記他のコンピュータのBMCを前記一のコンピュータの前記バス切り替え部と前記バスHUB部を介して前記一のコンピュータ内のデバイスに接続し、
前記他のコンピュータのBMCは、前記一のコンピュータの前記バスHUBを介して一のコンピュータ内のデバイスの監視及び電源制御の少なくとも1つを行う、ことを特徴とするコンピュータ・システム。 - 複数系統のデバイスのパスの接続/切り離しを制御するバスHUB部と、前記バスHUB部を介して前記デバイスと接続され、前記デバイスの監視及び電源制御の少なくとも1つを行うとともに、前記コンピュータ外部の管理装置に接続されるBMC(Baseboard Management Controller)と、バス切り替え部と、前記BMCの障害を検出したとき、前記バスHUB部と前記バス切り替え部に対して障害を通知する障害検出部を有するコンピュータの制御方法であって、
前記バスHUB部が、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCと前記デバイスとの間のパスを切り離すとともに、前記バス切り替え部とのパスを接続し、
前記バス切り替え部が、前記障害検出部からの前記BMCの障害の通知を受けると、前記BMCが障害で動作できないことを前記管理装置に通知し、前記BMCと前記管理装置のパスを切り離し、前記コンピュータ外部の前記管理装置と前記バスHUB部のパスを接続するように切替制御して、前記コンピュータ外部の前記管理装置と前記コンピュータ内の前記デバイスとのパスを接続し、前記コンピュータ外部の前記管理装置から、前記バス切り替え部と前記バスHUB部を介して、前記コンピュータ内の前記デバイスの監視及び電源制御の少なくとも1つを行うことを可能としてなる、ことを特徴とするコンピュータの制御方法。 - 複数系統のデバイスのパスの接続/切り離しを制御するバスHUB部を介して接続されるコンピュータのデバイスの監視及び電源制御の少なくとも1つを行い、前記コンピュータ外部の管理装置に接続されるBMC(Baseboard Management Controller)を有するコンピュータを複数有し、複数の前記コンピュータと、前記管理装置とがシリアルインタフェースでデイジーチェイン接続されているコンピュータ・システムの制御方法であって、
前記複数のコンピュータのうち少なくとも一のコンピュータが、バス切り替え部と、前記BMCの障害を検出したとき、前記バスHUB部と前記バス切り替え部に対して障害を通知する障害検出部と、をさらに有し、
前記一のコンピュータにおいて、前記BMCで障害発生時、前記バスHUB部は、前記障害検出部からの前記BMCの障害の通知により、前記BMCと前記デバイスのパスを切り離し、前記バス切り替え部とのパスを接続し、
前記一のコンピュータにおいて、前記バス切り替え部は、前記障害検出部からの前記BMCの障害の通知により、前記BMCが障害で動作できないことを、前記シリアルインタフェースを介して前記他のコンピュータのBMCに通知し、
前記一のコンピュータにおいて、前記バス切り替え部は、前記BMCと前記管理装置のパスを切り離し、前記シリアルインタフェースに接続する前記他のコンピュータのBMCを、前記一のコンピュータのバスHUB部のパスに接続するように切替制御することで、前記他のコンピュータのBMCを前記一のコンピュータの前記バス切り替え部と前記バスHUB部を介して前記一のコンピュータ内のデバイスに接続し、
前記他のコンピュータのBMCは、前記一のコンピュータの前記バスHUBを介して前記一のコンピュータ内のデバイスの監視及び電源制御の少なくとも1つを行う、ことを特徴とするコンピュータの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005089458A JP4655718B2 (ja) | 2005-03-25 | 2005-03-25 | コンピュータシステム及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005089458A JP4655718B2 (ja) | 2005-03-25 | 2005-03-25 | コンピュータシステム及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006268742A JP2006268742A (ja) | 2006-10-05 |
| JP4655718B2 true JP4655718B2 (ja) | 2011-03-23 |
Family
ID=37204597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005089458A Expired - Fee Related JP4655718B2 (ja) | 2005-03-25 | 2005-03-25 | コンピュータシステム及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4655718B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7898642B2 (en) | 2004-04-14 | 2011-03-01 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| JP5509730B2 (ja) * | 2009-08-26 | 2014-06-04 | 日本電気株式会社 | フォールトトレラントコンピュータ及び電源制御方法 |
| TWI437426B (zh) * | 2011-07-08 | 2014-05-11 | Quanta Comp Inc | 伺服器機櫃系統 |
| CN103577298A (zh) * | 2012-07-31 | 2014-02-12 | 鸿富锦精密工业(深圳)有限公司 | 基板管理控制器监控系统及方法 |
| CN103793180A (zh) * | 2012-10-30 | 2014-05-14 | 英业达科技有限公司 | 磁盘配置方法及服务器机架系统 |
| US9712382B2 (en) | 2014-10-27 | 2017-07-18 | Quanta Computer Inc. | Retrieving console messages after device failure |
| JP6697102B1 (ja) * | 2019-01-23 | 2020-05-20 | Necプラットフォームズ株式会社 | 情報処理装置、情報処理装置の制御方法、及び、情報処理装置の制御プログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3465637B2 (ja) * | 1999-07-13 | 2003-11-10 | 日本電気株式会社 | サーバ及びその制御方法 |
| US6915441B2 (en) * | 2001-07-30 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Computer system with multiple backup management processors for handling embedded processor failure |
| US20040207440A1 (en) * | 2003-04-17 | 2004-10-21 | Naysen Robertson | Electrical circuit for controling another circuit or system |
| US7966389B2 (en) * | 2003-04-22 | 2011-06-21 | Hewlett-Packard Development Company, L.P. | System and method for application programming interface for extended intelligent platform management |
-
2005
- 2005-03-25 JP JP2005089458A patent/JP4655718B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006268742A (ja) | 2006-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4873073B2 (ja) | 情報処理装置及び情報処理装置の障害復旧方法 | |
| US9195553B2 (en) | Redundant system control method | |
| JP6130520B2 (ja) | 多重系システムおよび多重系システム管理方法 | |
| US8078335B2 (en) | Storage system, storage system control method and storage system control apparatus | |
| US20170149925A1 (en) | Processing cache data | |
| CN101093460A (zh) | 控制raid阵列重建的装置和方法 | |
| TW201119173A (en) | Method of using power supply to execute remote monitoring of an electronic system | |
| US20120159241A1 (en) | Information processing system | |
| JP4655718B2 (ja) | コンピュータシステム及びその制御方法 | |
| US8451019B2 (en) | Method of detecting failure and monitoring apparatus | |
| JP5445572B2 (ja) | コンピュータシステム、待機電力削減方法、及びプログラム | |
| JP5332257B2 (ja) | サーバシステム、サーバ管理方法、およびそのプログラム | |
| EP2843555A1 (en) | Information processing system and method for processing failure | |
| CN111309132B (zh) | 一种服务器多档位电源冗余的方法 | |
| WO2008004330A1 (fr) | Système à processeurs multiples | |
| KR101564144B1 (ko) | 펌웨어 관리 장치 및 방법 | |
| JP2004348335A (ja) | 障害検出方法及び情報処理システム | |
| US20190250685A1 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JP2007028118A (ja) | ノード装置の故障判断方法 | |
| JP5439736B2 (ja) | コンピュータ管理システム、コンピュータシステムの管理方法、及びコンピュータシステムの管理プログラム | |
| JP4966610B2 (ja) | 情報処理システム、情報処理システムの緊急時電源断方法 | |
| JP4779948B2 (ja) | サーバシステム | |
| JP3107104B2 (ja) | 待機冗長方式 | |
| JP3231743B2 (ja) | 電源制御装置の制御方式と方法 | |
| WO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |