JPH0520099A - 割り込み制御回路 - Google Patents
割り込み制御回路Info
- Publication number
- JPH0520099A JPH0520099A JP3172978A JP17297891A JPH0520099A JP H0520099 A JPH0520099 A JP H0520099A JP 3172978 A JP3172978 A JP 3172978A JP 17297891 A JP17297891 A JP 17297891A JP H0520099 A JPH0520099 A JP H0520099A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- circuit
- interruption
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 割込み要求の処理を一定時間内に終了できな
い場合にも、元のプログラムへの復帰を可能化する。 【構成】 中央処理装置から割り込み要因をリセットす
ることが可能な割り込みソース回路３と、割り込みソー
ス回路からの割り込み要因を中央処理装置に内部バス２
を介して表示させるためのＥＩＦ情報レジスタ回路４
と、中央処理装置から監視タイマ値を設定して、割り込
みソース回路からの割り込み要因が一定時間内に中央処
理装置によって解除されるか否かを監視するための割り
込み監視回路５と、監視タイマ値以内に割り込みソース
回路の割り込み要因が解除されていないと判定された場
合、割り込みソース回路の割り込み要因を割り込み監視
回路からの割り込み抑止信号によって中央処理装置への
割り込み要求を抑止させる割り込み要因抑止回路６とを
有していることを特徴とする割り込み制御回路。
い場合にも、元のプログラムへの復帰を可能化する。 【構成】 中央処理装置から割り込み要因をリセットす
ることが可能な割り込みソース回路３と、割り込みソー
ス回路からの割り込み要因を中央処理装置に内部バス２
を介して表示させるためのＥＩＦ情報レジスタ回路４
と、中央処理装置から監視タイマ値を設定して、割り込
みソース回路からの割り込み要因が一定時間内に中央処
理装置によって解除されるか否かを監視するための割り
込み監視回路５と、監視タイマ値以内に割り込みソース
回路の割り込み要因が解除されていないと判定された場
合、割り込みソース回路の割り込み要因を割り込み監視
回路からの割り込み抑止信号によって中央処理装置への
割り込み要求を抑止させる割り込み要因抑止回路６とを
有していることを特徴とする割り込み制御回路。
Description
【０００１】
【産業上の利用分野】本発明は割り込み制御回路に関す
るものである。
るものである。
【０００２】
【従来の技術】従来の割り込み制御回路は、中央処理装
置によって割り込み要因が解除されない場合、何度でも
割り込み要求を中央処理装置に通知するようになってい
た。
置によって割り込み要因が解除されない場合、何度でも
割り込み要求を中央処理装置に通知するようになってい
た。
【０００３】
【発明が解決しようとする課題】上述した従来の割り込
み制御回路では、中央処理装置によって割り込み要因が
解除されない限り、何度でも割り込み要求を中央処理装
置に対して出力し続けるため、中央処理装置によって割
り込み要因が解除されないと、元のプログラムに戻ろう
としても割り込み要求が再度上ってくるため、割り込み
処理ルーチンのプログラムから抜け出せないという欠点
がある。
み制御回路では、中央処理装置によって割り込み要因が
解除されない限り、何度でも割り込み要求を中央処理装
置に対して出力し続けるため、中央処理装置によって割
り込み要因が解除されないと、元のプログラムに戻ろう
としても割り込み要求が再度上ってくるため、割り込み
処理ルーチンのプログラムから抜け出せないという欠点
がある。
【０００４】
【課題を解決するための手段】本発明の割り込み制御回
路は、中央処理装置から割り込み要因をリセットするこ
とが可能な割り込みソース回路と、割り込みソース回路
から割り込み要因を中央処理装置に内部バスを介して表
示させるためのＥＩＦ情報レジスタ回路と、中央処理装
置から監視タイマ値を設定して、前記割り込みソース回
路からの割り込み要因が一定時間内に中央処理装置によ
って解除されるか否かを監視するための割り込み監視回
路と、監視タイマ値以内に割り込みソース回路の割り込
み要因が解除されていないと判定された場合、割り込み
ソース回路の割り込み要因を割り込み監視回路からの割
り込み抑止信号によって中央処理装置への割り込み要求
を抑止させる割り込み要因抑止回路とを有している。
路は、中央処理装置から割り込み要因をリセットするこ
とが可能な割り込みソース回路と、割り込みソース回路
から割り込み要因を中央処理装置に内部バスを介して表
示させるためのＥＩＦ情報レジスタ回路と、中央処理装
置から監視タイマ値を設定して、前記割り込みソース回
路からの割り込み要因が一定時間内に中央処理装置によ
って解除されるか否かを監視するための割り込み監視回
路と、監視タイマ値以内に割り込みソース回路の割り込
み要因が解除されていないと判定された場合、割り込み
ソース回路の割り込み要因を割り込み監視回路からの割
り込み抑止信号によって中央処理装置への割り込み要求
を抑止させる割り込み要因抑止回路とを有している。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示す割り込み制
御回路のブロック図であり、中央処理装置１、内部バス
２、割り込みソース回路３、ＥＩＦ情報レジスタ回路
４、割り込み監視回路５および割り込み要因抑止回路６
により構成されている。
御回路のブロック図であり、中央処理装置１、内部バス
２、割り込みソース回路３、ＥＩＦ情報レジスタ回路
４、割り込み監視回路５および割り込み要因抑止回路６
により構成されている。
【０００７】割り込みソース回路３に割り込み要求が発
生してから中央処理装置１によって割り込み処理が行わ
れ、割り込み要因がリセットされるまでの許容時間、す
なわち監視タイマ値が中央処理装置１から内部バス２を
介して割り込み監視回路５に与えられる。
生してから中央処理装置１によって割り込み処理が行わ
れ、割り込み要因がリセットされるまでの許容時間、す
なわち監視タイマ値が中央処理装置１から内部バス２を
介して割り込み監視回路５に与えられる。
【０００８】割り込み監視回路５は、割り込みソース回
路３からの割り込み要求が発生した時点からカウント動
作を開始する。カウント動作の値が中央処理装置１から
設定された監視タイマ値と等しくなると割り込み監視回
路５は割り込み抑止信号を発生する。
路３からの割り込み要求が発生した時点からカウント動
作を開始する。カウント動作の値が中央処理装置１から
設定された監視タイマ値と等しくなると割り込み監視回
路５は割り込み抑止信号を発生する。
【０００９】割り込み要因抑止回路６は割り込み監視回
路５からの抑止信号によって中央処理装置１への割り込
み要求を制御する。割り込み監視回路５から割り込み抑
止信号が出力されていない場合、割り込み要因抑止回路
６は割り込みソース回路３からの割り込み要求を中央処
理装置１に通知する。
路５からの抑止信号によって中央処理装置１への割り込
み要求を制御する。割り込み監視回路５から割り込み抑
止信号が出力されていない場合、割り込み要因抑止回路
６は割り込みソース回路３からの割り込み要求を中央処
理装置１に通知する。
【００１０】又、割り込み監視回路５から割り込み抑止
信号が出力されている場合は、割り込み要因抑止回路６
によって割り込みソース回路３からの割り込み要求を抑
止し、中央処理装置１には割り込み要求は通知されな
い。
信号が出力されている場合は、割り込み要因抑止回路６
によって割り込みソース回路３からの割り込み要求を抑
止し、中央処理装置１には割り込み要求は通知されな
い。
【００１１】ＥＩＦ情報レジスタ回路４は、割り込みソ
ース回路３からの割り込み要因を反映させたレジスタ回
路であり、割り込み要因抑止回路６によって割り込み要
求が抑止された場合でも、中央処理装置１は内部バス２
を介してＥＩＦレジスタ回路４の情報を読み出すことが
できる。
ース回路３からの割り込み要因を反映させたレジスタ回
路であり、割り込み要因抑止回路６によって割り込み要
求が抑止された場合でも、中央処理装置１は内部バス２
を介してＥＩＦレジスタ回路４の情報を読み出すことが
できる。
【００１２】
【発明の効果】以上説明したように本発明の割り込み制
御回路は、中央処理装置によって割り込み要求の処理を
一定時間以内に終了できない場合に、中央処理装置に対
する割り込み要求を抑止するため、元のプログラムに戻
れなくなるような割り込み要因を抑止できるので、プロ
グラムが効率的に運用できる効果がある。
御回路は、中央処理装置によって割り込み要求の処理を
一定時間以内に終了できない場合に、中央処理装置に対
する割り込み要求を抑止するため、元のプログラムに戻
れなくなるような割り込み要因を抑止できるので、プロ
グラムが効率的に運用できる効果がある。
【図１】本発明の割り込み制御回路の一実施例を示すブ
ロック図である。
ロック図である。
１ 中央処理装置 ２ 内部バス ３ 割り込みソース回路 ４ ＥＩＦ情報レジスタ回路 ５ 割り込み監視回路 ６ 割り込み要因抑止回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 中央処理装置から割り込み要因をリセッ
トすることが可能な割り込みソース回路と、 前記割り込みソース回路から割り込み要因を中央処理装
置に内部バスを介して表示させるためのＥＩＦ情報レジ
スタ回路と、 中央処理装置から監視タイマ値を設定して、前記割り込
みソース回路からの割り込み要因が一定時間内に中央処
理装置によって解除されるか否かを監視するための割り
込み監視回路と、 前記監視タイマ値以内に前記割り込みソース回路の割り
込み要因が解除されていないと判定された場合、前記割
り込みソース回路の割り込み要因を前記割り込み監視回
路からの割り込み抑止信号によって中央処理装置への割
り込み要求を抑止させる割り込み要因抑止回路とを有
し、 中央処理装置に対する割り込みが一定時間内に解除され
ない場合、中央処理装置への割り込みを抑止することを
特徴とする割り込み制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172978A JPH0520099A (ja) | 1991-07-15 | 1991-07-15 | 割り込み制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3172978A JPH0520099A (ja) | 1991-07-15 | 1991-07-15 | 割り込み制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520099A true JPH0520099A (ja) | 1993-01-29 |
Family
ID=15951899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3172978A Pending JPH0520099A (ja) | 1991-07-15 | 1991-07-15 | 割り込み制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520099A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008129668A (ja) * | 2006-11-17 | 2008-06-05 | Meidensha Corp | Ｃｐｕの割込み制御方式 |
-
1991
- 1991-07-15 JP JP3172978A patent/JPH0520099A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008129668A (ja) * | 2006-11-17 | 2008-06-05 | Meidensha Corp | Ｃｐｕの割込み制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0581480B1 (en) | General I/O port interrupt apparatus | |
| JPH08320794A (ja) | マイクロプロセッサ | |
| JPH0520099A (ja) | 割り込み制御回路 | |
| JPS5878239A (ja) | 演算制御回路 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JP4439711B2 (ja) | データ処理装置およびシステム | |
| JPH0512035A (ja) | 割り込み制御回路 | |
| JPH05204867A (ja) | 対称型マルチプロセッサシステムにおけるタイマ割込み制御方式 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JPH02284234A (ja) | リアルタイム制御システムの割込み制御方式 | |
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JPH04142624A (ja) | プロセッサの割込回路 | |
| JPH02259845A (ja) | プロセッサ | |
| JP2731386B2 (ja) | 制御装置 | |
| JPH04267441A (ja) | ウォッチドッグタイマ回路 | |
| JP2538885B2 (ja) | 割り込み制御回路 | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JP2592525B2 (ja) | 共通バスシステムの異常検出回路 | |
| JPH04160652A (ja) | ストール検出回路 | |
| JPH0218626A (ja) | 割込み禁止監視方式 | |
| JPH09259070A (ja) | 割り込み制御方式 | |
| JPS6310248A (ja) | マイクロプロセツサの異常状態検出方式 | |
| JPH11242617A (ja) | Ｃｐｕ異常検出回路 | |
| JPH0644178A (ja) | 割込み制御装置 |